石英振荡器及其制造方法技术

本发明专利技术公开一种石英振荡器及其制造方法。该石英振荡器包括一盖体、一石英振荡元件及一集成电路芯片。盖体具有一表面、一凹陷于表面的凹槽、多个导电接点及一导电密封环，其中这些导电接点配置在表面上，且导电密封环配置在表面上且围绕这些导电接点。集成电路芯片连接这些导电接点及导电密封环，并与盖体及导电密封环形成一气密空腔。石英振荡元件位于气密空腔内，并电连接集成电路芯片。此外，在此也揭露一种石英振荡器制造方法。

【技术实现步骤摘要】

本专利技术涉及一种电子元件及其制造方法，特别是涉及一种。
技术介绍
在3C电子产品市场趋势上，无线通讯与宽频网络的整合已经是无可避免的趋势。 随着系统越来越复杂，系统稳定度的要求也越来越高。另一方面，若IC元件也要能正确无误地进行工作，就必须仰赖高稳定性的振荡器(例如石英振荡器)来提供精准的时脉信号， 以确保整体系统的稳定度。振荡器要能被3C电子产品所应用，就必须符合轻、薄、短、小的要求，因此，振荡器的开发就必须达成微小化及低制造成本的目标。也因此，如何将振荡元件(例如石英晶体片)与集成电路芯片整合制造，就成了开发微小化及低成本的石英振荡器的重大技术挑战。
技术实现思路
本专利技术的目的在于提出一种石英振荡器，其具有较薄的结构厚度及较短的信号路径。本专利技术另一目的在于提出一种石英振荡器制造方法，可应用于晶片级制造设备。为达上述目的，本专利技术提出一种石英振荡器，其包括一盖体、一石英振荡元件及一集成电路芯片。盖体具有一表面、一凹陷于该表面的凹槽、多个导电接点及一导电密封环， 其中这些导电接点配置在表面上，且导电密封环配置在表面上且围绕这些导电接点。集成电路芯片连接这些导电接点及导电密封环，并与盖体及导电密封环形成一气密空腔。石英振荡元件位于气密空腔内，并电连接集成电路芯片。本专利技术还提出一种石英振荡器制造方法。首先，提供一盖体，盖体具有一第一面、 一第二面、一凹槽、一第一盖体导电层、多个导电柱、一元件导电接点、多个导电接点及一导电密封环。第二面相背对于第一面，凹槽凹陷于第一面，第一盖体导电层配置在凹槽的内面并延伸至第一面，这些导电柱个别穿设于盖体并将第一面与第二面连接，至少一导电柱连接于第一盖体导电层，元件导电接点配置在凹槽内且连接于第一盖体导电层，这些导电接点配置在第一面上且连接于第一盖体导电层，而导电密封环配置在第一面上且围绕这些导电接点。接着，将一振荡元件连接于元件导电接点。之后，将一集成电路晶片连接于这些导电接点及导电密封环，以与盖体及导电密封环形成包围振荡元件的一气密空腔。基于上述，在本专利技术的石英振荡器中，将导电柱穿设于盖体或集成电路芯片作为垂直的信号路径，故可降低结构厚度及降低零件和组装成本，并可缩短信号路径以降低噪音干扰。此外，在本专利技术的石英振荡器制造方法中，在安装石英振荡元件至盖体的凹槽内后，将盖体接合至集成电路晶片，故可相容于晶片级制造设备。为让本专利技术的上述特征和优点能更明显易懂，下文特举实施例，并配合所附附图作详细说明如下。附图说明图IA是本专利技术的第一实施例的石英振荡器的剖视图；图IB是图IA的石英振荡器的分解图；图2-1至图2-18以剖面绘示本专利技术的第一实施例的石英振荡器制造方法；图3是本专利技术的第二实施例的石英振荡器的剖视图；图4是本专利技术的第三实施例的石英振荡器的剖视图；图5是本专利技术的第四实施例的石英振荡器的剖视图；图6是本专利技术的第五实施例的石英振荡器的剖视图。主要元件符号说明100、100，、100 ”、100，”、100 ”” 石英振荡器110:盖体IlOa:第一面IlOb:第二面IlOc:凹槽110c，底面110c”:侧面IlOd:通孔IlOe:绝缘层111:第一盖体导电层112:第二盖体导电层113:导电柱115:导电接点116:元件导电接点117:导电密封环118:绝缘层119:导电接合层120:石英振荡元件130:集成电路芯片132:硅基底134:集成电路层1:34a:导电接合环134b:导电接合垫134A:集成电路区1;MB:导电接合区134C:内连接线路136 背面137:芯片接合垫138:芯片导电层140 气密空腔202 硅晶片204 第一面206 第二面208 凹槽208a 底面208b 侧面210 盲孔212 氧化物214:导电柱216 氧化物218:第一盖体导电层 220:元件导电接点222:导电接点224:导电密封环226:盖体228 石英振荡元件230:集成电路晶片232:硅基底234:集成电路层236:导电接合垫238:导电接合环239 气密空腔M0:氧化物M2:第二盖体导电层CN 102545828 AM4:绝缘层M6:导电接合层具体实施例方式图IA及图IB分别是本专利技术的第一实施例的石英振荡器的剖视图及分解图。请参考图IA及图1B，本实施例的石英振荡器100包括一盖体110、一石英振荡元件120及一集成电路(IC)芯片130，其中该石英振荡元件120连接于该盖体110，该盖体110连接于该集成电路芯片130，使得该石英振荡元件120位于该盖体110与该集成电路芯片130之间。该盖体110具有一第一面110a、一相对应于第一面IlOa的第二面IlOb及一凹槽 110c、一第一盖体导电层111及多个导电柱113。该凹槽IlOc凹陷于该第一面IlOa且包含一底面110c’及环绕该底面110c’的一侧面110c”，该第一盖体导电层111与该石英振荡元件120均配置在该凹槽IlOc的该底面110c’上，并延伸至该第一面110a，用以传递信号。该些导电柱113分别设置穿过于该盖体110，并与设置于该盖体110上的一第二盖体导电层112与一导电接合层119连接，且至少一导电柱113连接于该第一盖体导电层 111，以将信号从该第一盖体导电层111传递至该第二盖体导电层112与该导电接合层119。该盖体110还具有一导电接点115，该导电接点115配置在该盖体110与该芯片 130之间，且分别连接该第一盖体导电层111与该芯片130的导电接合垫134b。该石英振荡元件120与该第一盖体导电层111电连接，使该石英振荡元件120的信号能够传至其它电子元件。该盖体110还包括一元件导电接点116，该元件导电接点116配置在该凹槽IlOc 的内面上且连接位于该凹槽IlOc内面的第一盖体导电层111。该盖体110还包括一导电密封环117，使该导电密封环117配置在该盖体110与该芯片130间且围绕该导电接点115与该第一盖体导电层111的外侧，使该盖体110与该芯片130间形成一密闭空腔。在本实施例中，该盖体110还包括一第二盖体导电层112，该第二盖体导电层112 配置在第二面IlOb上，并电连接于至少一导电柱113。该第一盖体导电层111可通过该导电柱113而与该第二盖体导电层112电连接。在本实施例中，该盖体110还具有一绝缘层118，该绝缘层118配置在该盖体110 的第二面IlOb及该第二盖体导电层112上，并暴露出部分该第二盖体导电层112，使与外部电子元件电连接。在本实施例中，该盖体110还具有至少一导电接合层119，且该导电接合层119配置在该盖体Iio的第二面110b，并经该第二盖体导电层112而与该导电柱113电连接，使该导电接合层119可为导电接合用。在本实施例中，该盖体110的材质包括硅或其它等效的材料，该盖体110还包括多个通孔IlOd及一绝缘层110e，该些导电柱113形成于该些通孔IlOd内，而该绝缘层IlOe 配置在该盖体110的第一面110a、第二面IlOb及该些通孔IlOd的内面，以使该盖体110电性隔绝于该第一盖体导电层111、该第二盖体导电层112及该些导电柱113。在本实施例中，该石英振荡元件120可为一石英振荡元件，而该集成电路芯片13本文档来自技高网...

【技术保护点】

【技术特征摘要】
...

【专利技术属性】
技术研发人员：许郁文，陈荣泰，李宗璟，黄肇达，
申请(专利权)人：财团法人工业技术研究院，
类型：发明
国别省市：