具有宽频率范围的高分辨率振荡器制造技术

本公开涉及具有宽频率范围的高分辨率振荡器。具体地，在一个实施例中，压控振荡器具有延迟级的环以及调节每个延迟级的功率的功率调节电路。每个延迟级都具有至少一个反相器，其具有支路，该支路具有控制流过支路的电流的电流调节器，从而控制延迟级的增益。VCO接收影响由每个延迟级施加的延迟量，因此影响VCO输出频率的三个控制信号：第一个被施加以控制功率调节电路，第二个被施加至电流调节器中的至少一个晶体管栅极，以及第三个被施加至电流调节器中的至少一个晶体管本体。功率调节电路具有功率调节晶体管、第一电容器和开关电容器支路的并联结构，其中开关电容器支路具有第二电容器和用于控制设置时间的开关。电容器调节电源而不需要专用的基于运算放大器的电压调节器。

【技术实现步骤摘要】

本专利技术涉及电子工业，更具体地，涉及压控振荡器。
技术介绍
本部分介绍可帮助更好地理解本专利技术的方面。因此，本部分的表述从这种角度阅读，并且不应理解为关于哪些是现有技术或者哪些不是现有技术的阐述。压控振荡器(VCO)被广泛用于半导体工业，诸如用于时钟和数据恢复(CDR)电路和锁相环(PLL)电路的收发器。例如，期望VCO具有较宽的可调频率范围，以支持各种通信协议，同时仍然保持低功率、低噪声和低电源敏感性。传统的VCO具有作为输入电压或电流的函数的可调输出频率。传统地，满足由通信协议指定的低噪声/抖动标准的高频VCO要么高耗能，要么仅支持窄带频率。例如，LC谐振回路VCO在高频下产生相对较低的相位噪声，但是具有窄频率范围。另一方面，高频、宽带环形VCO高耗能且难以满足抖动裕度。此外，环形VCO的特征在于具有专用的、基于运算放大器的调节器以提供低电源敏感性，这进一步增加了VCO功耗。
技术实现思路
在一个实施例中，振荡器包括连接在环中的多个延迟级，其中，，每个延迟级都被连接以向从环中的先前延迟级接收的输入信号施加延迟，从而生成施加至环中的下一延迟级的延迟输出信号。振荡器被连接以接收多个控制信号，这些控制信号控制由至少一个延迟级施加的延迟的幅度。第一控制信号被连接以控制提供给至少一个延迟级的功率，并且第二控制信号被连接以控制至少一个延迟级内的增益，其中由至少一个延迟级施加的延迟的幅度是第一和第二控制信号的函数。另一实施例是用于控制振荡器的方法。该方法包括：(a)选择用于第一控制信号的初始值，以控制提供给至少一个延迟级的功率；(b)选择用于第二控制信号的初始值，以控制至少一个延迟级的增益；以及(c)基于由振荡器生成的振荡输出信号与第二信号之间的相位差自适应地更新第一和第二控制信号中的至少一个。在又一实施例中，振荡器包括连接在环中的多个延迟级，其中每个延迟级都被连接以向从环状的先前延迟级接收的输入信号施加延迟，从而生成施加至环中的下一延迟级的延迟输出信号。功率控制电路控制提供给至少一个延迟级的功率。功率控制电路被连接以调节所施加的电源电压而不需要专用的、基于运算放大器的电压调节器，其中由至少一个延迟级施加的延迟的幅度是提供给至少一个延迟级的功率的函数。附图说明本专利技术的实施例将根据以下详细描述、所附权利要求和附图而变得更加完整，其中类似的参考标号表示相似或相同的元件。图1是根据本公开一个实施例的示例性压控振荡器(VCO)的示意性框图；图2是用于VCO控制信号Vband、Vcoarse和Vfine的不同组合的图1的VCO的输出信号的频率的图形表示；以及图3是可用于实施图1的VCO的每个延迟级的电路的示意性晶体管级示图。图4是图1的VCO100在从接收到的差分输入数据信号DATAIN中恢复数字时钟和数据信号CLOCKOUT和DATAOUT的双环时钟和数据恢复(CDR)电路400中的一种可能应用的框图。具体实施方式本文公开了本专利技术的详细说明性实施例。然而，本文公开的具体结构和功能细节仅仅是用于描述本专利技术的示例性实施例的表示。本专利技术可以许多可选形式来实施，并且不应仅限于本文阐述的实施例。此外，本文使用的术语仅是用于描述具体实施例的目的而不限于本专利技术的示例性实施例。如本文所使用的，单数形式“一个”用于包括复数形式，除非另有明确指定。还应该理解，术语“包括”和/或“包含”表明所指特征、步骤或部件的存在，但不排除一个或多个其他特征、步骤或部件的存在或附加。还应该注意，在一些可选实施方式中，功能/动作可以不以图中所示的顺序来执行。例如，连续示出的两个附图实际上可以基本并行执行，或者有时可以逆序执行，这取决于所涉及的功能/动作。图1是根据本公开一个实施例的示例性环形压控振荡器(VCO)100的示意性框图。VCO100包括以环结构连接的多个延迟级102，以自动地谐振并生成谐振差分输出信号outp、outn，它们的频率是施加给VCO100的三个不同的VCO控制信号Vband、Vcoarse和Vfine的函数。尽管VCO100仅具有两个延迟级102，但本领域技术人员应该理解，本公开的VCO可具有任何适当数量的被连接以形成环的延迟级102。VCO100还包括功率控制电路104，其基于(i)VCO控制信号Vband和(ii)开关控制信号Cenable将电源电压Vccd转换为向每个延迟级102施加操作功率的操作电压Vc。以下进一步详细描述的功率控制电路104调节电源电压Vccd而不要求提供专用的基于运算放大器的电压调节器。图2是用于VCO控制信号Vband、Vcoarse和Vfine的不同组合的图1的VCO100的输出信号的频率的图形表示，其中：·Vband控制用于VCO输出信号的多个不同的可用频率带中的一个的选择，其中图2表示n个不同的频率带Vband0、Vband1、…、Vbandn，其中每个频率带都包括多个不同斜率的频率曲线；·Vcoarse控制由Vband选择的对应频率曲线内的对应频率曲线的选择，其中图2表示用于每个不同频率带的m个不同的频率曲线Vcoarse0、Vcoarse1、…、Vcoarsem；以及·Vfine控制沿着由Vband选择的对应频率曲线内的由Vcoarse选择的对应频率曲线的位置的选择。在图1的VCO100的特定实施方式中，控制信号Vband、Vcoarse和Vfine中的每一个都是由数字控制器(未示出)生成的模拟电压，该数字控制器可以生成用于每个控制信号的有限数量的不同电压电平。在这种实施方式中，图2的曲线实际上仅仅是有限设置点的集合，其中曲线中的每个不同点都表示三个控制信号的唯一组合。对于VCO100的典型实施方式，Vband、Vcoarse和Vfine中的每一个的连续值之间的差异使得点的集合有效地形成图2的不同频率带，其中每个带都包含多个不同斜率的频率曲线。在这种实施方式中，Vband用作最粗分辨率控制信号，Vcoarse用作中分辨率控制信号，以及Vfine用作最细分辨率控制信号。注意，图2所示的曲线是为了说明的目的而不用于限制或精确地表示Vband、Vcoarse和Vfine与用于本专利技术所有实施方式的VCO输出频率之间的关系。图3是可用于实施图1的每个延迟级102的电路的示意性晶体管等级示图。延迟级102接收来自VCO环中的先前延迟级的差分输入信号inp、inn，并生成施加于VCO环中的下一延迟级的延迟差分输出信号outp、outn。延迟级102包括两个p型(例如，PMOS)晶体管P1和P2以及六个n型(例如，NMOS)晶体管N1-N8。如传统的VCO延迟级，晶体管P1-P2和N1-N4被连接以形成两个交叉连接的反相器。如传统的VCO延迟级，操作电压Vc被施加给晶体管P1和P2的源极。晶体管N5-N6被连接以形成第一电流调节器，其调节可用于通过晶体管N3的电流量。类似地，晶体管N7-N8被连接以形成第二电流调节器，其控制可用于通过晶体管N4的电流量。本领域技术人员应该理解，具有其他方式来实施电流调节器，诸如使用用于每个电流调节器的单个晶体管。晶体管N1-N8是三阱n型器件，其中：·电压Vssd被施加给每个器件的p衬底连接以及晶体管N1-N5和N8的本体(也已知为盆或块)；·电压Vnw被施加给本文档来自技高网...

【技术保护点】
一种振荡器，包括连接在环中的多个延迟级，其中：每个延迟级被连接以向从所述环中的先前延迟级接收的输入信号施加延迟，以生成被施加至所述环中的下一延迟级的延迟输出信号；每个延迟级包括交叉耦合反相器，所述交叉耦合反相器包括相应的NMOS晶体管、第一电流调节器和第二电流调节器，每个电流调节器包括形成在三阱工艺中并且具有本体连接、深阱连接和栅极连接的至少一个NMOS晶体管；第一控制信号被连接以控制被提供给所述至少一个延迟级的功率；第二控制信号与所述第一电流调节器和所述第二电流调节器中的所述至少一个NMOS晶体管的所述本体连接电耦合，其中所述第二控制信号的电压电平影响可用于流经所述交叉耦合反相器的相应NMOS晶体管的电流的量，以及由所述至少一个延迟级施加的所述延迟的幅度是所述第一控制信号和所述第二控制信号的函数。

【技术特征摘要】
2015.07.13 US 14/797,2061.一种振荡器，包括连接在环中的多个延迟级，其中：每个延迟级被连接以向从所述环中的先前延迟级接收的输入信号施加延迟，以生成被施加至所述环中的下一延迟级的延迟输出信号；每个延迟级包括交叉耦合反相器，所述交叉耦合反相器包括相应的NMOS晶体管、第一电流调节器和第二电流调节器，每个电流调节器包括形成在三阱工艺中并且具有本体连接、深阱连接和栅极连接的至少一个NMOS晶体管；第一控制信号被连接以控制被提供给所述至少一个延迟级的功率；第二控制信号与所述第一电流调节器和所述第二电流调节器中的所述至少一个NMOS晶体管的所述本体连接电耦合，其中所述第二控制信号的电压电平影响可用于流经所述交叉耦合反相器的相应NMOS晶体管的电流的量，以及由所述至少一个延迟级施加的所述延迟的幅度是所述第一控制信号和所述第二控制信号的函数。2.根据权利要求1所述的振荡器，还包括第三控制信号，所述第三控制信号与所述第一电流调节器和所述第二电流调节器的所述至少一个NMOS晶体管的栅极耦合，其中所述第三控制信号的电压电平的电压中的增加使所述第一电流调节器和所述第二电流调节器更加导通以减少所述延迟级的输出节点处的电容负载。3.根据权利要求1所述的振荡器，其中所述振荡器是压控振荡器。4.根据权利要求1所述的振荡器，还包括功率控制电路，所述功率控制电路被连接以基于所述第一控制信号控制被提供给所述至少一个延迟级的所述功率，其中所述功率控制电路被连接以调节所施加的电源电压而不需要专用的基于运算放大器的电压调节器。5.根据权利要求4所述的振荡器，其中所述功率控制电路包括：功率调节晶体管，连接在所述电源电压和所述至少一个延迟级的电源节点之间，其中所述第一控制信号被连接以被施加至所述功率调节晶体管的栅极；以及至少第一电容器，与所述功率调节晶体管并联连接。6.根据权利要求5所述的振荡器，其中：所述功率控制电路还包括与所述功率调节晶体管和所述第一电容器并联连接的开关电容器支路，其中所述开关电容器支路包括与开关串联连接的第二电容器；当所述开关打开时，所述功率控制电路的电容基于所述第一电容器并且与所述第二电容器无关；以及当所述开关闭合时，所述功率控制电路的电容基于所述第一电容器和所述第二电容器的组合。7.根据权利要求6所述的振荡器，其中包括所述振荡器的电路的设置时间在所述开关打开的情况下比在所述开关闭合的情况下短。8.根据权利要求1所述的振荡器，其中每个延迟级包括含P输入节点的对和N输入节点的对的差分输入、含P输出和N输出的差分输出，其中所述电流调节器的每一个的一个节点分别与所述差分输出的所述P输出或所述N输出连接，并且所述P输入节点中的一个与所述N输入节点中的一个耦合至所述第...

【专利技术属性】
技术研发人员：V·霍，M·贾亚拉姆，H·彻泽尔，D·李，
申请(专利权)人：美国莱迪思半导体公司，
类型：发明
国别省市：美国;US