半导体器件、显示器件、和电子器件制造技术

提供一种在由于噪音引起的故障为低、功耗低、和特性变化小的情况中稳定运行的半导体器件；包括该半导体器件的显示器件；和包括该显示器件的电子器件。输出端子连接到电源线，从而减小输出端子的电位变化。另外，由于晶体管的电容，保持开启一个晶体管的栅电极电位。另外，通过用于反向偏置的信号线减少晶体管特性的变化。

【技术实现步骤摘要】

本专利技术涉及半导体器件、显示器件、和电子器件。技术背景移位寄存器电路是按照单级每一次施加一个脉冲移动其内容的方式运行的电路。 利用这个性能，移位寄存器用于串行信号和并行信号相互转换的电路。将串行信号向并行信号转换，或者将并行信号向串行信号转换的上述电路主要用于具有彼此连接的电路的网络。用于在网络中彼此连接电路和发射信号的传播路径的数目通常较待传送的数据的数量小。在此情况下，并行信号在发射机电路中变为串行信号，并顺序地发送给传输路径，已经顺序地发送的串行信号在接收机电路中变为并行信号。因而，可以使用少量传播路径交换信号。显示器件通过根据从外部输入的图像信号控制每一个像素的亮度来显示图象。这里，因为难以使用等于像素数目的大量的来自外部的图像信号的传播路径，所以图像信号必须经过串并行转换。因此，移位寄存器用于向显示器件发射图像信号的电路和用于驱动接收图像信号的显示器件的电路。结合η沟道晶体管和P沟道晶体管的CMOS电路通常用于上述移位寄存器电路。然而，为了在相同的衬底上方形成结合η沟道晶体管和P沟道晶体管的CMOS电路，必须在相同的衬底上方形成具有彼此相反导电类型的晶体管，所以制造过程不可避免地变得复杂。 因此，导致成本增加或者半导体器件的产量减少。因此，已经设计全部具有相同极性的晶体管的电路(也称为单极电路)。单极电路能够省略制造过程中的一些步骤，例如添加杂质元素的步骤。从而，抑制成本增加和产量减少。例如，考虑形成其中全部的晶体管具有η沟道极性的逻辑电路的情形。这种电路具有当根据η沟道晶体管的阈值输出具有高电位电源的电势时，输出信号的电压与输入信号的电压相比衰减的问题。因此，广泛地使用被称为自举电路的电路以便输出信号的电压不衰减。当在连接高电位电源的晶体管接通以便电流开始流过沟道之后与输出端子电容耦合的晶体管的栅电极为浮置态时，实现自举电路。因而，输出端子的电位上升并且晶体管的栅电极的电位也相应地上升，以便最后超过高电位电源的电势加上晶体管的阈电压。从而， 可以使输出端的电势几乎等于高电位电源的电势。使用上述的自举电路，可以实现其中甚至在使用单极晶体管情况下输出电位不衰减的半导体器件。另外，使用自举电路(例如，参考文献1 日本公开专利申请 No. 2002-215118 和参考文献 2 :SID2005，ρ· 1050，“ An Improved DynamicRatio Less Shift Register Circuit Suitable for LTPS-TFT LCD Panels")形成移位寄存器电路。
技术实现思路
图37A和37B显示参考文献2中的传统的实例(注意已经变化的参考码等等)。在图37A和37B显示的移位寄存器电路中，当输入信号输入到Vin时，端子Pl的电位上升并且连接到信号线Vl的晶体管导通。然后，晶体管自举响应信号线Vl的电位的上升，所以信号线Vl的电位被送到下一级，没有降低信号线Vl的电势。图37A显示移位寄存器电路的第一个四级的电路图，以便帮助了解电路排布，图37B显示由虚线围绕的图37A的一部分。 图37B显示用于形成图37A显示的电路的最小单元，图37B的一个电路对应于图37A的电路的一个输出端子(0UT1至0UT4)。在说明书中，电路的结构单位，例如相对于图37A的图 37B显示的，被称为单级电路。这里，用于控制端子Pl和电源线Vss之间连接的接通/截止的晶体管响应下一级的输出而导通。然而，因为晶体管导通的时间限于周期，在该周期中下一级的输出具有较高的电位(H电平)，所以当较低的电位(L电平)输出到端子OUTl (也称为非选择期间)时在大部分周期中端子Pl和端子OUTl处于浮置。这些也施加于下一级中的端子I3X和端子OUTx。因此，存在由于由时钟信号1和时钟信号2生成的噪音或者由来自电路外部的电磁波引起的噪音引起故障的问题。为了克服这些问题，在参考文献2中，使用图38A和38B显示的结构。注意图38A 是第一六级移位寄存器电路的电路图。为了帮助理解电路结构，图38B显示由图38A中的虚线围绕的图38A的单级电路。在图38A和38B所示的结构中，在随后级中将端子Pl和端子&复位为L电平的晶体管导通的周期占去大部分非选择期间。具有该结构，在非选择周期中，可以将在随后级中端子Pl和端子I3X的电位的变化抑制在某种程度上。然而，在图38A和38B显示的结构中，在非选择周期，在下一级中端子OUTl和端子 OUTx为浮置。因此，存在由于由时钟信号1和时钟信号2生成的噪音或者由来自电路外部的电磁波引起的噪音引起端子OUT故障的问题。另外，因为电容元件提供在连接在每一级中用于复位端子I3X的晶体管的栅电极的电极和在图38A和38B显示的结构中的输入端子 Vin之间，用于驱动输入端子Vin的负载较重。因此，还存在信号的波形失真和大功率损耗的问题。因为在大部分非选择周期中用于在每一级中复位端子I3X的晶体管导通，因此存在电压沉重地偏置在栅电极上和特性容易改变的问题。鉴于上述问题，本专利技术的目的是提供具有噪音引起的故障低、低功耗、和特性变化小并稳定地运行的半导体器件；包含该半导体器件的显示器件；和包含该显示器件的电子器件。在本专利技术中，术语“显示面板”包含使用液晶元件构造的液晶显示器面板，和具有以场致发光(EL)元件代表的发光元件的显示面板。另外，该显示器件包含具有显示面板和用于驱动该显示板的外围电路的显示器件。根据本专利技术的模式的半导体器件包含输入端子、输出端子、第一端子、第二端子、 第三端子、和第四端子；用于向输出端子发送第一端子的电位的第一晶体管；根据输入端子的电位导通第一晶体管的整流元件；通过根据第四端子的电位在输出端子和第二端子之间导电来固定输出端子的电位的第二晶体管；和通过根据第四端子的电位在第三端子和第二端子之间导电来固定第三端子的电位的第三晶体管。根据本专利技术的另一个模式的半导体器件包含输入端子、输出端子、第一端子、第二端子、第三端子、第四端子、和第五端子；用于向输出端子发送第一端子的电位的第一晶体管；根据输入端子的电位导通第一晶体管的整流元件；通过根据第五端子的电位在输出端子和第二端子之间导电来固定输出端子的电位的第二晶体管；和通过根据第四端子的电位在第三端子和第二端子之间导电来固定第三端子的电位的第三晶体管；和用于倒置第三端子的电位和向第五端子输出电位的电路。根据本专利技术的另一个模式的半导体器件包含输入端子、输出端子、第一端子、第二端子、第三端子、第四端子、第五端子、和第六端子；用于向输出端子发送第一端子的电位的第一晶体管；根据输入端子的电位导通第一晶体管的第一整流元件；通过根据第四端子的电位在输出端子和第二端子之间导电来固定输出端子的电位的第二晶体管；和通过根据第四端子的电位在第三端子和第二端子之间导电来固定第三端子的电位的第三晶体管；用于根据输出端子的电位提高第五端子的电位的第二整流元件；通过在第二端子和第三端子之间导电来连接第六端子的低电位的第四晶体管。根据本专利技术的另一个模式的半导体器件包含输入端子、输出端子、第一端子、第二端子、第三端子、第四端子、第五端子、第六端子、和第七端子；用于向输出端子发送第一端子的电位的第一晶体管；根据输入端子的电位导通第本文档来自技高网...

【技术保护点】

【技术特征摘要】
...

【专利技术属性】
技术研发人员：吉田泰则，
申请(专利权)人：株式会社半导体能源研究所，
类型：发明
国别省市：