一种FPGA调试系统和方法技术方案

本发明专利技术提供了一种FPGA调试系统和方法，所述系统包括FPGA待测逻辑模块、信号采集单元模块、触发条件电路单元模块和数据传输单元模块，其信号采集单元模块采集FPGA待测逻辑模块传输来的触发信号，同时触发条件电路单元模块控制信号采集单元模块的信号采集停止；所述方法，增加了调试用的触发条件电路单元以及采集关键信号用的信号采集单元。本发明专利技术提供的FPGA调试系统和方法，去掉调试时的外界电缆，使用起来比较方便；而且可以利用FPGA外界的大容量存储资源，增大条件触发之后所能分析的数据量，有利于更快的定位问题。

【技术实现步骤摘要】
一种FPGA调试系统和方法
本专利技术属于数字集成电路
，具体涉及一种FPGA调试系统和方法。技术背景现有技术中，FPGA的调试方法比较麻烦，需要投入大量的人力和时间。现有技术中，FPGA的调试方法，常用的有两种，一种是将FPGA内部需要查看的信号连接到FPGA管脚， 然后采用昂贵的逻辑分析仪连接这些管脚分析信号；另外一种是采用外接电缆通过JTAG 接口连到FPGA上，通过Xilinx或者Altera提供的软件逻辑分析仪来设置触发条件，条件出发之后通过分析抓到的波形来分析问题。第一种方案需要昂贵的逻辑分析仪，第二种方案中需要在FPGA逻辑中插入FPGA厂家提供的逻辑分析单元，由于这部分功能占用的是 FPGA内部的BRAM资源，所以所能存储的现场数据量非常有限，另外通过电缆连接的方式使用起来也非常不便。申请号为20101(^448 . 6的专利公开了一种FPGA调试方法，该方法通过FPGA内部逻辑采集调试数据，并通过以太网口将采集的数据发送到远程调试终端。该方法存在以下一些问题1)对于没有网口的系统来说该方法无效。2)只能对FPGA逻辑内部信号进行实时观测，无法设置关键触发点记录信息，这样带来的问题是，调试所需要的少量信息淹没在大量的实时数据中，且这些实时数据的存储是个问题。
技术实现思路
本专利技术克服现有技术不足，是基于FPGA的数字集成电路的调试方法。本专利技术提供了一种FPGA调试系统，包括FPGA待测逻辑模块、信号采集单元模块、 触发条件电路单元模块和数据传输单元模块，其信号采集单元模块采集FPGA待测逻辑模块传输来的触发信号，同时触发条件电路单元模块控制信号采集单元模块的信号采集停止。本专利技术提供的FPGA调试系统，该系统包括数据存储单元模块，用于存储信号采集资源。本专利技术提供的FPGA调试系统，其根据采集信号的数量设置信号采集深度n，也即采集存储的周期数。本专利技术提供的FPGA调试系统，数据存储单元模块是片内RAM、片外DDR SDRAM或者 SRAM 等。本专利技术提供的FPGA调试系统，在触发条件满足后η/2个周期时，触发条件电路单元模块控制信号采集单元模块停止采集。本专利技术提供的FPGA调试系统，数据存储单元模块按照先入先出的方式存储采集数据，在数据存储单元模块的存储资源使用完时，后采集的数据挤出先采集的数据。本专利技术提供的FPGA调试系统，其包括数据分析单元模块，用于通过以太网口、 PCIe总线、串口或者USB等接收数据传输单元模块采集的所有数据。本专利技术还提供了一种FPGA调试方法，包括如下步骤1)FPGA逻辑里边增加调试用的触发条件电路单元以及采集关键信号用的信号采集单元。2)分配信号采集资源，也即数据存储单元，然后根据采集信号的数量设置信号采集深度n，也即采集存储的周期数。3)采集数据在数据存储单元中按照先入先出的方式存储，在数据存储单元的存储资源使用完时，后采集的数据挤出先采集的数据。4)在触发条件满足后η/2个周期时，触发条件电路单元控制信号采集单元停止采集。5)数据传输单元将采集的所有数据通过以太网口、PCIe总线、串口或者USB等传输到数据分析单元进行分析。本专利技术提供的FPGA调试方法，FPGA的存储资源是片内RAM，片外DDR SDRAM或者 SRAM 等。与现有技术相比，本专利技术的有益效果在于1)去掉调试时的外界电缆，使用起来比较方便；2)可以利用FPGA外界的大容量存储资源，增大条件触发之后所能分析的数据量， 有利于更快的定位问题。附图说明图1本专利技术的FPGA调试方法示意图。具体实施方式本专利技术提出一种FPGA调试方法，具体如下1)FPGA逻辑里边增加调试用的触发条件电路单元以及采集关键信号用的信号采集单元。2)根据FPGA的存储资源使用情况(片内RAM，片外DDR SDRAM或者SRAM等等) 分配信号采集资源，也即数据存储单元，然后根据采集信号的数量设置信号采集深度n，也即采集存储的周期数。3)采集数据在数据存储单元中按照先入先出的方式存储，在数据存储单元的存储资源使用完时，后采集的数据挤出先采集的数据。4)在触发条件满足后η/2个周期时，触发条件电路单元控制信号采辑单元停止采集。5)数据传输单元将采集的所有数据通过以太网口、PCIe总线、串口或者USB等传输到数据分析单元进行分析。本专利技术通过设置关键触发点记录信息，将调试所需要的少量信息从大量的实时数据中摘出，同时对这些实时数据的进行了存储分配。以上实施例仅用以说明本专利技术的技术方案而非对其限制，尽管参照上述实施例对本专利技术进行了详细的说明，所述领域的普通技术人员应当理解依然可以对本专利技术的具体实施方式进行修改或者同等替换，而未脱离本专利技术精神和范围的任何修改或者等同替换， 其均应涵盖在本专利技术的权利要求范围当中。权利要求1.一种FPGA调试系统，包括FPGA待测逻辑模块、信号采集单元模块、触发条件电路单元模块和数据传输单元模块，其信号采集单元模块采集FPGA待测逻辑模块传输来的触发信号，同时触发条件电路单元模块控制信号采集单元模块的信号采集停止。2.权利要求1的系统，其特征在于，该系统包括数据存储单元模块，用于存储信号采集资源。3.权利要求1-2的系统，其特征在于，其根据采集信号的数量设置信号采集深度n，也即采集存储的周期数。4.权利要求1-3的系统，其特征在于，数据存储单元模块是片内RAM、片外DDRSDRAM 或者SRAM等。5.权利要求1-4的系统，其特征在于，在触发条件满足后η/2个周期时，触发条件电路单元模块控制信号采集单元模块停止采集。6.权利要求1-5的系统，其特征在于，数据存储单元模块按照先入先出的方式存储采集数据，在数据存储单元模块的存储资源使用完时，后采集的数据挤出先采集的数据。7.权利要求1-6的系统，其特征在于，其包括数据分析单元模块，用于通过以太网口、 PCIe总线、串口或者USB等接收数据传输单元模块采集的所有数据。8.一种FPGA调试方法，包括如下步骤1)FPGA逻辑里边增加调试用的触发条件电路单元以及采集关键信号用的信号采集单兀。2)分配信号采集资源，也即数据存储单元，然后根据采集信号的数量设置信号采集深度η，也即采集存储的周期数。3)采集数据在数据存储单元中按照先入先出的方式存储，在数据存储单元的存储资源使用完时，后采集的数据挤出先采集的数据。4)在触发条件满足后η/2个周期时，触发条件电路单元控制信号采集单元停止采集。5)数据传输单元将采集的所有数据通过以太网口、PCIe总线、串口或者USB等传输到数据分析单元进行分析。9.权利要求8的方法，其特征在于，FPGA的存储资源是片内RAM，片外DDRSDRAM或者 SRAM 等。全文摘要本专利技术提供了一种FPGA调试系统和方法，所述系统包括FPGA待测逻辑模块、信号采集单元模块、触发条件电路单元模块和数据传输单元模块，其信号采集单元模块采集FPGA待测逻辑模块传输来的触发信号，同时触发条件电路单元模块控制信号采集单元模块的信号采集停止；所述方法，增加了调试用的触发条件电路单元以及采集关键信号用的信号采集单元。本专利技术提供的FPGA调试系统和方法，去掉调试时的外界电缆，使用起来比较方便；而且可以利用FPGA外界的大容量存储资源，增大条件触发之后所能分析本文档来自技高网...

【技术保护点】

【技术特征摘要】

【专利技术属性】
技术研发人员：窦晓光，张英文，李静，纪奎，邵宗有，
申请(专利权)人：曙光信息产业北京有限公司，
类型：发明
国别省市：