具有屏蔽层和电容耦合芯片侧电源端子的半导体器件制造技术

提出了一种半导体器件，包括：配线板，具有其上设置了板侧接地端子和板侧电源端子的第一表面；半导体芯片，配置为面对所述配线板的第一表面，其中所述第一表面面对所述半导体芯片的相对表面；屏蔽层，设置在所述半导体芯片处以便覆盖除了所述相对表面之外的半导体芯片的外表面；芯片侧电源端子，所述芯片侧电源端子设置在所述相对表面上并且与板侧电源端子电连接；芯片侧接地端子，所述芯片侧接地端子设置在所述相对表面上并且与板侧接地端子和屏蔽层电连接；以及第一电容性耦合部分，所述屏蔽层和所述芯片侧电源端子通过所述第一电容性耦合部分彼此电容性耦合。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及一种半导体器件，具体地涉及具有阻挡电磁波的屏蔽结构的半导体器件。本专利技术要求2009年8月18日递交的日本专利申请No. 2009-189130的优先权，将其内容结合在此作为参考。
技术介绍
根据近年来的技术进展，在微波毫米波频带(例如60GHz或76GHz)操作的诸如单芯片MMIC(单片微波集成电路)之类的半导体器件的研发已经取得了进展。在这种毫米波频带，因为较小的电感或电容影响半导体器件的匹配特性，用于连接MMIC及其封装的配线应该尽可能小。因此，已经提出了不使用金配线连接，而是使用具有比配线更小电感的金隆起焊盘的倒装芯片连接(例如参见专利文献1的图1中所公开的半导体器件)。在高频带(包括毫米波频带)操作的匪IC中，匪IC的周围通常受到电学屏蔽以便阻挡从MMIC发射不必要的电磁波。已经提出了许多使用上述倒装芯片连接的屏蔽结构。例如，在专利文献2中所公开的用于实现屏蔽结构的传统技术中，对采用倒装芯片连接的MCM(多芯片模块)衬底的背面和侧面进行金属化，并且经由焊料将金属化的侧面与其上形成焊料壁的封装衬底相连。另外，在专利文献3中所公开的用于实现屏蔽结构的传统技术中，排列与接地电极相连的隆起焊盘以便包围功能电路，并且将盖层衬底与所述隆起焊盘相连。此外，在专利文献4中所公开的半导体器件具有半导体芯片、在半导体芯片上设置的一对接地焊盘以及在半导体芯片上的接地焊盘之间设置的一对信号线焊盘。第一金属层设置在半导体芯片的侧壁上。第二金属层与第一金属层相连并且达到接地焊盘。对于信号线焊盘的每一个，连接接合配线的一端。每一个接合配线的另一端与信号线相连。另外，第三金属层设置在半导体芯片的下表面上。现有技术文献专利文献专利文献1 日本未审专利申请首次公开No. 2001467487(参见图1)。专利文献2 日本专利注册No. 3590340(参见图2)。专利文献3 日本技术注册No. 3066855(参见图1)。专利文献4 日本未审专利申请首次公开No. 2006-216672(参见图10)。
技术实现思路
本专利技术要解决的问题用于专利文献2中公开的MCM结构的屏蔽结构具有与用于半导体器件的倒装芯片连接的结构类似的部件结构，并且因此可以应用于半导体器件的倒装芯片连接。在半导体器件的倒装芯片连接中，通常不但采用使用焊料的隆起焊盘而且也采用使用金或铜的隆起焊盘连接。然而，使用金或铜的隆起焊盘连接除了隆起焊盘连接工艺之外还要求形成焊料壁的工艺，增加了制造成本。此外，在专利文献3中公开的屏蔽结构要求沿功能电路外围的接地隆起焊盘的附加结构。另外，如果屏蔽的目标包括有源元件，应该在所述有源元件的附近设置电源端子或功率配线。因此，在屏蔽目标周围设置隆起焊盘非常困难，并且这种结构是不现实的。在专利文献4中公开的半导体器件中，尽管可以使用第三金属层来阻挡从半导体芯片向下发射电磁波，接合配线通过的部分或者在半导体芯片上不具有第二金属层的部分不能足够地阻挡电磁波。此外，尽管可以通过使接合配线和第二金属层之间的间隙变窄来阻挡电磁波，所述间隙的尺寸精度是不均勻的，因此这种方法不是有效的。根据以上情况，本专利技术的目的是提供一种具有屏蔽结构的半导体器件，所述屏蔽结构可以在不要求用于倒装芯片连接的附加工艺的情况下可靠地阻挡电磁波。解决问题的手段为了实现以上目的，本专利技术提供了一种半导体器件，包括配线板，具有其上设置了板侧接地端子和板侧电源端子的第一表面；半导体芯片，配置为面对所述配线板的第一表面，其中所述第一表面面对所述半导体芯片的相对表面；屏蔽层，设置在所述半导体芯片处以便覆盖除了所述相对表面之外的半导体芯片的外表面；芯片侧电源端子，所述芯片侧电源端子设置在所述相对表面上，并且与板侧电源端子电连接；芯片侧接地端子，所述芯片侧接地端子设置在所述相对表面上，并且与板侧接地端子和屏蔽层电连接；以及 第一电容性耦合部分，所述屏蔽层和所述芯片侧电源端子通过所述第一电容性耦合部分彼此电容性耦合。本专利技术的效果根据本专利技术的半导体器件，所述板侧电源端子和所述芯片侧电源端子彼此电连接，并且所述屏蔽层、所述芯片侧接地端子和所述板侧接地端子彼此电连接。甚至当所述屏蔽层和所述芯片侧电源端子彼此分离开特定的距离时，如果两个部件电容性耦合，它们产生实质上的短路状态。因此，也在所述屏蔽层和所述芯片侧电源端子之间有效地阻挡了电磁波。尽管操作半导体芯片通常发射电磁波，用于在配线板和半导体芯片之间的倒装芯片连接的以上结构可以无需提供附加的工艺就阻挡发射的电磁波。附图说明图1是作为本专利技术第一实施例的半导体器件的侧面截面图。4图2是半导体器件中的半导体芯片的底视图。图3是图2中的特定部分的放大视图。图4是示出了用于分析半导体器件的电磁波阻挡效果的分析模型的图。图5是示出了使用所述分析模型的分析结果的图。图6是作为本专利技术第二实施例的半导体器件中的半导体芯片的底视图。图7是图6中的特定部分的放大视图。图8是作为本专利技术第三实施例的半导体器件中的半导体芯片的底视图。图9是图8中的特定部分的放大视图。图10是作为本专利技术第四实施例的半导体器件中的半导体芯片的底视图。图11是沿图10的A-A线切割的截面图。图12是本专利技术实施例的变体的侧面截面图。具体实施例方式第一实施例下面将参考图1至图5解释本专利技术的第一实施例如图1所示，本实施例的半导体器件1可以是在毫米波频带操作的匪IC(具有Imm 至IOmm波长的电磁波)，并且具有平板形状的半导体芯片3通过倒装芯片连接与多层衬底 (即配线板)2的底座部分22 (随后解释)的顶部表面(即第一表面)22a相连。如图1和图2所示，半导体芯片3包括具有平板形状的底座部分5 ；电路6，设置在底座部分5的底部表面(即相对表面)5a的中心区域中；屏蔽层7，配置用于覆盖除了所述底部表面如之外的底座部分5的外表面；DC端子(即芯片侧电源端子)8，配置用于包围所述底部表面如上的电路6 ；接地端子(即芯片侧接地端子)9，设置在底部表面fe上；以及第一电容性耦合部分10，所述第一电容性耦合部分将屏蔽层7与DC端子8耦合。半导体芯片3的底座部分5由诸如砷化镓、硅或硅锗之类的材料构成。尽管在当前技术中砷化镓最适用于底座部分5，使用除了砷化镓之外的材料(例如硅或硅锗)的毫米波半导体的研究和开发已经取得了进展。因此，用于底座部分5的材料可以是实现毫米波半导体的上述材料的任一种，并且不局限于砷化镓。电路6是诸如传感器或放大器之类的功能部件，并且根据其操作发射毫米波频带内的电磁波。屏蔽层7具有设置在底部表面fe的外边缘的外围地14、设置在底座部分5的侧面上的侧金属部分15以及设置在底座部分5的顶部表面上的背金属部分16，其中将地14和金属部分15、16集成到一层。最优选的，通过在制造毫米波半导体时通常采用的金电镀或金的溅射来形成屏蔽层7。尽管优选地是屏蔽层7的整个表面由金属构成，可以在屏蔽层7中部分地形成孔或狭缝。通常，对于电路6的30GHz的操作频率，金的趋肤深度是约0. 45 μ m。考虑到这种情况，最优选的是金的厚度是1 μ m或以上。然而，当厚度小于1 μ m时当然也确保了本专利技术的效果。此外，当将除了金之外的金属用于形成屏蔽层7时也没有问题。当屏蔽层7由金5合金(即不单单本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：若林良昌，
申请(专利权)人：日本电气株式会社，
类型：发明
国别省市：