一种三维芯片之差动感测及硅晶穿孔时序控制结构，包括：一堆栈组件之第一芯片层，包括一检测电路与一相对高能力驱动器水平耦接检测电路。一感测电路，藉由一水平导线耦接检测电路。一第一差动讯号驱动器，于第一芯片层中水平耦接该感测电路。一堆栈组件之第N芯片层，包括一第N相对高能力驱动器与一第N差动讯号驱动器形成于第N芯片层之上，其中第N相对高能力驱动器系透过一垂直相对低负载硅晶穿孔与(N-2)相对高负载硅晶穿孔作为虚拟负载而垂直耦接第一相对高能力驱动器，其中第N差动讯号驱动器系透过一对相对低负载硅晶穿孔与(N-2)对相对高负载硅晶穿孔而垂直耦接第一差动讯号驱动器。
【技术实现步骤摘要】
本专利技术系关于一种三维堆栈芯片组件，特别系有关于一种三维芯片之差动感测及硅晶穿孔时序控制结构。
技术介绍
近来可携式电子设备，例如行动电话与非挥发性半导体记忆媒体(例如集成电路记忆卡)，已缩小尺寸来设计或制造，并且新增的需求欲减少用于设备与媒体中的零件数目并缩小其大小。因此，在半导体工业中，集成电路之封装技术已经进展至符合小型化与接着可靠性的需求。举例而言，小型化的需求而导致封装技术的加速发展，使其具有与一半导体芯片的相似尺寸。再者，接着可靠性于封装技术上的重要性在于可以提升接着制程的效率， 以及于接着制程完成之后提高机械与电性的可靠度。因此，已有相当多的工作在于发展有效率地封装半导体芯片。符合上述需求之封装包括具有约略等于半导体芯片的封装大小之芯片尺寸封装(CSP)，有多重半导体芯片纳入一单一封装之多重芯片封装，以及多重封装体堆栈及结合于一单片构装之堆栈封装。随着技术的发展，响应内存与其相关的所需储存容量的增加，而提出堆栈型态的半导体组件(多重芯片组件)，其具有半导体集成电路芯片堆栈一起。换言之，其系提供至少二个半导体集成电路组件堆栈所形成之堆栈型态半导体组件，每一个具有规格并包括一半导体集成电路芯片，其中每一个半导体集成电路组件包括一导体穿过其中，且半导体集成电路组件藉由导体电性连接，而上述规格值包括最上层或最下层半导体集成电路组件的大小是最大的或最小的。因此，堆栈型态半导体组件具有复数个芯片堆栈于一垂直方向。在堆栈型态半导体组件中，芯片系透过例如穿过芯片的插塞(Plugs)而电性连接在一起。因此，选择适当的一个相同结构之堆栈内存芯片是一份重要的工作。若一个堆栈型态半导体组件完成制造，芯片可以个别地被操作测试，使得仅仅正常的芯片能够被挑选出并堆栈。一种提供垂直连接的技术称为硅晶穿孔(TSV)，其已经成为三维堆栈组件的一个有前景的解决方案。上述技术中，垂直连接线系穿过晶圆而形成，而使堆栈芯片之间得以沟通。一个相关的论文可以参考标题为“利用硅晶穿孔技术之8千兆位三维DDR3动态随机存取内存”(IEEE，JOURNAL OF SOLID-STATECIRCUITS，VOL. 45, NO. 1，JANUARY 2010)。在此篇论文中，具有硅晶穿孔三维动态随机存取内存之提出系为了克服传统的模块方法的限制。其亦揭露如何设计该结构与数据路径。其也揭露包括三维技术之硅晶穿孔连接性检查与修复方法，以及功率噪声降低方法。硅晶穿孔可以透过简单的方式于出厂之后形成，因此无需于正常的制程期间另加特别的制程整合。芯片识别系通常地分配。在数据沟通系统中，典型地系利用一于第一频率下操作的传输组件以及一于第二频率下操作的独立接收组件。通常而言，传输组件与接收组件具有一频率速度差。此频率速度差导致接收者看到进来的数据比预期的更快或更慢，此处称为“时序偏移”。对于封包基础沟通系统而言，若封包期间的可能时序偏移最大量小于一符号期间，则频率速度差可以被忽略。美国第7，003, 056专利揭露一种符号时序追踪及方法，其系利用时序追踪以较正由于传输频率与接收频率之频率差而来的时序偏移。藉由时序追踪，三个连续取样的相关值可以利用接收讯号与回复符号而计算，然后计算其总和。此外，静态随机存储内存广泛地用于速度具有重要性的应用中，例如高速缓存典型地系置于最近于个人计算机中的处理器或中央处理器。然而，其内部电路的时序可能严重地影响了静态随机存储内存的速度与效率。举例而言，位线充电期间包括相当可观的读/写周期，并且感测放大器使用对于静态随机存储内存的整体功率消耗贡献是显着的。在早期的静态随机存储内存设计中，读/写周期系基于一外部产生的脉冲讯号。另一习知技术揭露于美国第7，003, 056专利中，其包括自定时电路以降低一半导体内存的写入周期。一虚拟内存晶胞具有相同时序需求以作为功能晶胞，且相关的写入逻辑加至内存组件之标准电路。虚拟写入晶胞接收相同控制讯号用以写入数据至该内存的功能晶胞，且当写入存取结束之后发出一完成讯号，致使写入周期终结。此电路与方法允许写入周期时间降低至最小有效值，独立于读取周期时间。这潜在增加了内存组件的整体操作速度。本专利技术提供一种三维堆栈组件之差动感测及硅晶穿孔时序控制以改善负载问题， 如图一所示。由负载问题所导致的时间延迟于较多芯片层是更糟的。因此，本专利技术提供一新颖的三维芯片感测及时序控制之方法以解决该问题。
技术实现思路
本专利技术之一观点在于提供一种三维集成电路之差动感测及硅晶穿孔时序控制之方法与结构。三维集成电路之差动感测及硅晶穿孔时序控制结构，包括一相对高能力驱动器 (缓冲器)，一虚拟负载耦接相对高能力驱动器(缓冲器)以传递一时序闪控讯号，一检测电路耦接虚拟负载。一差动讯号产生结构耦接一相对低能力驱动器(缓冲器)以产生一差动讯号。一感测电路耦接差动讯号产生结构。当一主动讯号达至一触发点时，检测电路启动感测电路。差动讯号产生结构包括一对高负载结构耦接一相对低能力驱动器，一反向器配置于该对相对高负载结构之一与相对低能力驱动器之间。该对相对高负载结构包括一对硅晶穿孔。虚拟负载包括一硅晶穿孔。相对高能力驱动器之传输速度大于相对低能力驱动器之传输速度。在一实施例中，相对高能力驱动器之传输速度为X倍相对低能力驱动器之传输速度。感测电路包括一感测放大器、一比较器或一操作放大器。在上述三维观点之架构下，一种具有复数层之堆栈组件之差动感测及硅晶穿孔时序控制结构，包括一堆栈组件之第一芯片层，包括一检测电路与一相对高能力驱动器水平耦接检测电路。一感测电路，藉由一水平导线耦接检测电路。一第一差动讯号驱动器，于第一芯片层中水平耦接感测电路。一堆栈组件之第N芯片层，包括一第N相对高能力驱动器与一第N差动讯号驱动器形成于第N芯片层之上，N为大于1的自然数，其中第N相对高能力驱动器系透过一垂直相对低负载硅晶穿孔与(N-2)相对高负载硅晶穿孔作为虚拟负载而垂直耦接第一相对高能力驱动器，相对低负载硅晶穿孔与(N-幻相对高负载硅晶穿孔系从第N芯片层至第一芯片层而穿过堆栈组件，其中相对低负载硅晶穿孔与(N-2)相对高负载硅晶穿孔形成于一共享结构中，其中第N差动讯号驱动器系透过一对相对低负载硅晶穿孔与(N-幻对相对高负载硅晶穿孔而垂直耦接第一差动讯号驱动器，该对相对低负载硅晶穿孔与该(N-幻相对高负载硅晶穿孔系从第N层至第一层而穿过堆栈组件，每一相对低负载硅晶穿孔系形成于第一与第二芯片层之间，每一相对高负载硅晶穿孔系形成于堆栈组件之任一相邻二芯片层之间，藉此当一主动讯号达至一触发点时，检测电路启动感测电路。附图说明上述组件，以及本专利技术其它特征与优点，藉由阅读实施方式之内容及其图式后，将更为明显图1显示根据习知技术之负载问图。图2显示根据本专利技术之三维芯片之差动感测及硅晶穿孔时序控制结构之功能方块图。图3显示根据本专利技术之三维芯片之差动感测及硅晶穿孔时序控制结构之功能方块图。图4显示根据本专利技术之三维芯片之差动感测及硅晶穿孔时序控制结构之三维图标示意图。图中100、300驱动器或缓冲器101第一高负载结构200、400 反向器210a第二高负载结构(硅晶穿孔)210b第三高负载结构(硅晶穿孔)220、420 感测电路310虚拟硅晶穿孔(虚拟负载)315检测电路40本文档来自技高网...
【技术保护点】
【技术特征摘要】
【专利技术属性】
技术研发人员：吴威震，陈炎辉，张孟凡，
申请(专利权)人：张孟凡，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。