本实用新型专利技术涉及多层无过孔薄膜电阻器。本公开针对一种薄膜电阻器，其具有：具有第一电阻温度系数的第一电阻器层；以及在第一电阻器层上的第二电阻器层，第二电阻器层具有不同于第一电阻温度系数的第二电阻温度系数。第一电阻温度系数可以为正而第二电阻温度系数为负。第一电阻器层可以具有在50埃和150埃范围内的厚度并且第二电阻器层可以具有在20埃和50埃范围内的厚度。（*该技术在2021年保护过期，可自由使用*）
【技术实现步骤摘要】
本公开针对薄膜电阻器，并且更具体地针对多层薄膜电阻器结构，该结构横向地连接相邻互连的第一导电层。
技术介绍
精密电阻器为用于各种精密电子设备(诸如起搏器、打印机以及测试或测量仪器)的集成电路提供了稳定的电阻。每个电子设备利用特定的电阻值并且在不同的条件下操作。制造商通过控制电阻器的尺寸并且通过使用具有低温度系数和低电压系数的材料来为每个电子设备定制精确的电阻值。然而，这些精密电阻器的性能通常受到操作条件(如温度和电压)变化的影响。制造商力求实现关于电阻和尺寸的紧密的容限以更好地获得精确、稳定的电阻。常规的精密电阻器包括扩散电阻器和激光微调多晶硅电阻器。扩散电阻器使得掺杂剂被引入衬底中的多晶硅电阻器层中，从而在衬底中形成掺杂的有源区域，诸如P阱或P 体。高欧姆多晶硅电阻器具有在每摄氏度百万分之1，000和3，000范围内的电阻温度系数以及在Ik欧姆/平方和IOk欧姆/平方范围内的电阻。此外，由于载流子被激活，掺杂的多晶硅层的电阻随温度而改变，这可能引起跟随操作温度的性能漂移。掺杂的电阻器层的长度和宽度、扩散的深度以及掺杂剂的电阻率控制所实现的特定电阻。结隔离技术将扩散电阻器与衬底中的其他元件隔离。这些占用衬底上宝贵空间的隔离技术最小化了 p-n结的空间电荷效应的不良影响，该空间电荷效应可能使电阻随着操作电压和频率改变而变化。为补偿电阻中的这些改变，制造商通常包括与电阻器相邻的附加电路，从而使用围绕电阻器的更多衬底面积。激光微调去除或剪切掉多晶硅电阻器层的部分以增加电阻。更具体地，激光改变电阻器的形状以实现所希望的电阻值。和扩散电阻器一样，激光微调电阻器使用衬底的较大面积以便实现精确的电阻器值。较大面积尺度还允许这些电阻器向衬底耗散热量。对这些电阻器的尺寸要求影响了集成电路中的器件的密度。作为集成电路的持续小型化的结果，制造商力求减小精密电阻器的空间要求。除水平空间要求之外，这些精密电阻器影响了相关联的电子器件的垂直空间要求。例如，图1是已知的电子器件10，该电子器件具有通过多个过孔16连接到上层金属层 14的精密电阻器12，正如授予Hill等人的美国专利No. 7，410，879中所公开的那样。该电子器件包括形成在衬底20上的第一金属层18。精密电阻器形成在第一介电层22上，第一介电层22叠置于第一金属层18和衬底20上。在形成过孔16之前，在精密电阻器12的末端26之上形成电阻器头端接触结构对。电阻器头端接触结构M包括钛钨层观和第二介电层30。薄膜电阻器层一般地蒸发或溅射在衬底20上，然后被图形化和刻蚀以形成电阻器12。为了进行操作，电阻器需要对末端沈进行电连接，这需要两个掩膜层，一个用以使电阻器12成形，一个用以形成电阻器头端接触结构M。这些电阻器头端接触结构M在过孔3刻蚀期间保护电阻器，该过孔刻蚀将把上层金属层14电连接到电阻器12。第三介电层32形成为叠置于精密电阻器12、电阻器头端接触结构M和第一介电层22上。该多个过孔16形成为通过第三介电层32并且填充有导电材料以将精密电阻器 12电连接到上层金属层14。使精密电阻器12与第一金属层18被第一介电层22隔开并且使精密电阻器12与上层金属层14隔开限制了制造商减小电子器件的尺寸的能力。更具体地，使第一金属层18和电阻器12被第一介电层22隔开向电子器件10添加了显著的垂直尺度。图2是用于形成精密电阻器而不需要将上层金属层连接到电阻器的过孔的已知技术的等距视图。电子器件40具有直接形成在铝层44的暴露部分上和平坦化的介电层46 上的氮化钽电阻器42，正如授予Morris的美国专利No. 5，485，138中所公开的那样。铝层 44形成在较低层级介电层48上，较低层级介电层48形成在砷化镓衬底50上。形成电阻器42的工艺包括直接在较低层级介电层48上淀积铝层44，然后对铝进行图形化和刻蚀以形成金属线路。然后，在铝层44之上形成介电层46。平坦化步骤使介电层46的顶表面平滑。随后，暴露铝层44顶部的1埃和1，000埃之间的面积。然后，淀积氮化钽层并对其进行刻蚀以形成氮化钽电阻器42。在图2中可以清楚地看到，电阻器42显著大于铝层44，这向电子器件40添加了附加的垂直尺度。薄膜电阻器对于具有尺寸约束的高精度模拟和混合信号应用而言是有吸引力的。 薄膜电阻器一般比扩散多晶硅电阻器和激光微调多晶硅电阻器更精确。若干参数限定了薄膜电阻器的性能，包括电阻器的值、电阻器的容限和电阻温度系数。电阻温度系数提供了充足的手段来测量电阻器的性能。薄膜电阻器具有优越的电阻温度系数和电阻电压系数，即低热电阻系数和低电阻电压系数。薄膜电阻器还具有在热应力下的良好的电阻器匹配和稳定性，以供在集成电路中使用以实现特定功能性，例如包括有源器件的偏置、充当分压器以及辅助阻抗匹配。很多电子器件利用高精度薄膜电阻器，这些电子器件诸如运算放大器、具有高精确度的数模转换器、植入式医疗器械以及具有高精确度的射频电路。射频(RF)电路在射频互补金属氧化物半导体(CM0Q和RF硅锗技术两者中将薄膜电阻器用于输入/输出电路。 在这些高精度应用中，具有高容限、良好的线性度、低电阻温度系数、高品质因数以及高电流应用中的可靠性的薄膜电阻器是所希望的。这些精密电阻器应当具有在100欧姆/平方和2，000欧姆/平方之间的薄层电阻，其中具有每摄氏度百万分之-100和+100之间的电阻温度系数。然而，由于很多电子器件尺寸的减小，将薄膜电阻器集成到现有产品线路中可能是困难的。
技术实现思路
本公开描述了一种横向地连接集成电路中的相邻互连结构的薄膜电阻器。每个互连结构包括第一导体和第二导体。薄膜电阻器层形成在互连结构之上并且直接将第一导体的侧壁彼此连接。薄膜电阻器层也在互连结构之间延伸的衬底之上。薄膜电阻器层的一部分被光致抗蚀剂覆盖，留下集成电路的其余部分不覆盖且暴露于刻蚀。在刻蚀之后，去除光致抗蚀剂并且保留薄膜电阻器。薄膜电阻器可以包括多个电阻性层，诸如两个铬硅层，每个铬硅层的厚度在50埃和500埃之间。作为替代，薄膜电阻器可以包括具有不同的化学成分和不同的电阻值的多个不同的电阻性层。薄膜电阻器可以被介电帽层覆盖，该介电帽层诸如厚度在400埃和600埃之间的氮化硅层。介电帽层为薄膜电阻器提供良好的稳定性和温度特性，同时又保护薄膜电阻器层免于经受后续处理步骤。薄膜电阻器层对来自等离子体刻蚀的破坏非常敏感，并且如果不保护则这种破坏可能影响薄层电阻和电阻温度系数。介电层可以用作散热器以将热量从薄膜电阻器耗散出去。通过第一导体横向地连接相邻互连结构使得不再需要上面关于现有技术描述的形成电阻器头端接触结构以及将电阻器连接到下一个金属层级的过孔的处理步骤。薄膜电阻器提供能够在较小面积中实现精确电阻值的热稳定的薄膜电阻器。互连结构可以包括保护性涂层，该保护性涂层防止刻蚀在去除多余的薄膜电阻器层期间破坏第二导体。保护性涂层减少了由于光致抗蚀剂未对准而引起的顾虑，这是因为即使存在未对准，该保护性涂层也会防止刻蚀破坏互连结构。这使得可以实现互连结构之间的最小间隔。根据本技术的一个方面，提供一种薄膜电阻器，该薄膜电阻器包括具有第一电阻温度系数的第一电阻器层；以及在所述第一电阻器层上的第二电阻器层，所述第二电阻器层具有本文档来自技高网...
【技术保护点】
【技术特征摘要】
...
【专利技术属性】
技术研发人员：O·勒内尔，C·梁，
申请(专利权)人：意法半导体有限公司，
类型：实用新型
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。