本发明专利技术提供了一种异步存储器跟踪计时的方法和装置，其中的装置具体包括：跟踪存储单元，用于在接收到读取触发操作时，输出与所存储的第一逻辑值相对应的跟踪电流，读取触发操作同时作用于异步存储器中的存储单元；参考单元，用于输出一参考电流；跟踪检测放大电路，其初始输出为第二逻辑值，用于检测跟踪电流与参考电流之间的差值，以读取并输出第一逻辑值；以及输出控制电路，用于在接收到读取触发操作时，输出开启使能信号，以及，在跟踪检测放大电路的输出从第二逻辑值跳变为第一逻辑值时，输出关闭使能信号，其中，开启使能信号、关闭使能信号分别用于开启、关闭与存储单元相对应的检测放大电路。本发明专利技术用以更好地进行异步存储器的读取。
【技术实现步骤摘要】
本专利技术涉及异步存储
，特别是涉及一种异步存储器跟踪计时的方法和装置。
技术介绍
目前，无时钟输入已经表现出来强大的生命力，尤其是在使用电池的个人数字助理、移动电话、数字相机等设备中。在这些设备的异步存储器芯片上的晶体管之间，可以独立地交换信息而无需等待其他的任何事情。可以说，依赖时钟输入的同步存储芯片整体以它的最慢部件的速度运行，而无时钟输入的异步存储芯片以它所有部件的平均速度运行。因此，异步存储芯片得到了广泛应用。异步存储芯片没有外部时钟信号的引入，只能依据芯片产生的内部时钟信号进行数据读取，但是，该内部时钟信号容易随工艺、温度的影响而产生上下波动；例如，对于25ns的时钟单元，其在-40℃、25℃、85℃产生的时钟信号分别为10ns、25ns、35ns。因此，所述内部时钟信号不能很好地反映实际读取所耗费的时间。但是，数据传输协议中要求的读取指标(例如70ns)是非常严格的，在所述内部时钟信号向上波动时，实际读取时间小于读取指标，会降低读取准确率；在所述内部时钟信号向下波动时，实际读取时间大于读取指标，则会导致读取速度的降低。总之，需要本领域技术人员迫切解决的一个技术问题就是：如何能够更好地进行异步存储器的读取：既能够达到设计的读取指标，又能够保证在各种条件下可靠的工作。
技术实现思路
本专利技术所要解决的技术问题是提供一种异步存储器跟踪计时的方法和装置，用以更好地进行异步存储器的读取。为了解决上述问题，本专利技术公开了一种异步存储器跟踪计时的装置，包括：跟踪存储单元，用于在接收到读取触发操作时，输出与所存储的第一逻辑值相对应的跟踪电流，其中，所述读取触发操作同时作用于异步存储器中的存储单元；参考单元，用于输出一参考电流；跟踪检测放大电路，其初始输出为第二逻辑值，用于检测所述跟踪电流与所述参考电流之间的差值，以读取并输出存储于所述跟踪存储单元的第一逻辑值；以及输出控制电路，用于在接收到所述读取触发操作时，输出开启使能信号，以及，在所述跟踪检测放大电路的输出从第二逻辑值跳变为第一逻辑值时，输出关闭使能信号，其中，所述开启使能信号、关闭使能信号分别用于开启、关闭与所述存储单元相对应的检测放大电路。优选的，第一逻辑值的读取时间大于第二逻辑值的读取时间。优选的，所述装置还包括：重置电路，用于在执行所述读取触发操作前，重置所述跟踪检测放大电路，使其输出为第二逻辑值。优选的，所述装置还包括：时延调节单元，其连接在所述跟踪检测放大电路和所述输出控制电路之间，用于产生可调节延迟时间。依据另一实施例，本专利技术还公开了一种异步存储器跟踪计时的方法，包括：在接收到读取触发操作时，跟踪存储单元输出与所存储的第一逻辑值相对应的跟踪电流，其中，所述读取触发操作同时作用于异步存储器中的存储单元；在接收到所述读取触发操作时，输出开启使能信号；参考单元输出一参考电流；跟踪检测放大电路检测所述跟踪电流与所述参考电流之间的差值，以读取并输出存储于所述跟踪存储单元的第一逻辑值，其中，所述跟踪检测放大电路的初始输出为第二逻辑值；在所述跟踪检测放大电路的输出从第二逻辑值跳变为第一逻辑值时，输出关闭使能信号，其中，所述开启使能信号、关闭使能信号分别用于开启、关闭与所述存储单元相对应的检测放大电路。优选的，第一逻辑值的读取时间大于第二逻辑值的读取时间。优选的，所述方法还包括：在执行所述读取触发操作前，重置所述跟踪检测放大电路，使其输出为第二逻辑值。优选的，所述方法还包括：在所述跟踪检测放大电路的输出从第二逻辑值跳变为第一逻辑值时，调节延迟时间，并根据该延迟时间，延时输出关闭使能信号。与现有技术相比，本专利技术具有以下优点：本专利技术根据跟踪存储单元的读取时间，间接获取异步存储器中存储单元cell的读取时间；由于跟cell相比，跟踪存储单元具有同样的存储结构和读取路径，其不同之处仅在于其存储固定的第一逻辑值，cell存储的数据不定，也即可为第一逻辑值也可为第二逻辑值，而第一逻辑值的读取时间大于第二逻辑值的读取时间，这样，存储于跟踪存储单元中的第一逻辑值被跟踪检测放大电路读出时，cell中存储的数据也会被相应的检测放大电路读出，因此，所述跟踪存储单元的读取时间能够准确反映读取所花费的时间，由于其能够避免工艺、温度等对读取准确率和读取速度的影响，因而能够提高读取准确率，且最大限度地提高读取速度。进一步，本专利技术还能够在所述跟踪存储单元的读取时间的基础上增加时延，并且，该时延可根据实际情况进行调整。附图说明图1是本专利技术一种异步存储器跟踪计时的装置实施例1的结构图；图2是本专利技术一种异步存储器跟踪计时的装置实施例2的结构图；图3是图2所示装置的工作示例；图4是本专利技术一种异步存储器跟踪计时的方法实施例的流程图。具体实施方式为使本专利技术的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本专利技术作进一步详细的说明。参照图1，示出了本专利技术一种异步存储器跟踪计时的装置实施例1的结构图，具体可以包括：跟踪存储单元101，用于在接收到读取触发操作时，输出与所存储的第一逻辑值相对应的跟踪电流，其中，所述读取触发操作同时作用于异步存储器中的存储单元；参考单元102，用于输出一参考电流；跟踪检测放大电路103，其初始输出为第二逻辑值，用于检测所述跟踪电流与所述参考电流之间的差值，以读取并输出存储于所述跟踪存储单元的第一逻辑值；以及输出控制电路104，用于在接收到所述读取触发操作时，输出开启使能信号，以及，在所述跟踪检测放大电路的输出从第二逻辑值跳变为第一逻辑值时，输出关闭使能信号，其中，所述开启使能信号、关闭使能信号分别用于开启、关闭与所述存储单元相对应的检测放大电路。本专利技术实施例的核心构思之一在于，根据跟踪存储单元101的读取时间，间接获取异步存储器中存储单元cell的读取时间；由于跟所述存储单元cell相比，跟踪存储单元101具有同样的存储结构和读取路径，其不同之处仅在于其存储固定的第一逻辑值，cell存储的数据不定，也即可为第一逻辑值也可为第二逻辑值，而在优选情况下，第一逻辑值的读取时间大于第二逻辑值的读取时间，这样，存储于跟踪存储单元101中的第一逻辑值被跟踪检测放大电路103读出时，异步存储器中cell中存储的数据也会被相应的SA读本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种异步存储器跟踪计时的装置，其特征在于，包括：
跟踪存储单元，用于在接收到读取触发操作时，输出与所存储的第一逻
辑值相对应的跟踪电流，其中，所述读取触发操作同时作用于异步存储器中
的存储单元；
参考单元，用于输出一参考电流；
跟踪检测放大电路，其初始输出为第二逻辑值，用于检测所述跟踪电流
与所述参考电流之间的差值，以读取并输出存储于所述跟踪存储单元的第一
逻辑值；以及
输出控制电路，用于在接收到所述读取触发操作时，输出开启使能信号，
以及，在所述跟踪检测放大电路的输出从第二逻辑值跳变为第一逻辑值时，
输出关闭使能信号，其中，所述开启使能信号、关闭使能信号分别用于开启、
关闭与所述存储单元相对应的检测放大电路。
2.如权利要求1所述的装置，其特征在于，第一逻辑值的读取时间大
于第二逻辑值的读取时间。
3.如权利要求1或2所述的装置，其特征在于，还包括：
重置电路，用于在执行所述读取触发操作前，重置所述跟踪检测放大电
路，使其输出为第二逻辑值。
4.如权利要求1或2所述的装置，其特征在于，还包括：
时延调节单元，其连接在所述跟踪检测放大电路和所述输出控制电路之
间，用于产生可调节延迟时间。
...
【专利技术属性】
技术研发人员：苏志强，舒清明，
申请(专利权)人：北京兆易创新科技有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。