一种半导体通孔开设方法技术

本发明专利技术提供一种半导体通孔开设方法，通过先在衬底上形成一层图形硬掩膜层，在所述图形硬掩膜层上方沉积一层新的硬掩膜材料层，并对所述图形硬掩膜层的临界通孔形成保型覆盖，从而得到更小尺寸的通孔硬掩膜图形，再将得到的更小尺寸的通孔硬掩膜图形转移到半导体衬底上，从而得到更小内径的通孔。本发明专利技术一种半导体通孔开设方法通过对带有硬掩膜图形的图形硬掩膜层进行保型覆盖的部分填充，从而得到更小尺寸的通孔硬掩膜图形，再将图形转移到半导体衬底上，得到更小内径的通孔，从而满足更小的通孔刻蚀的需要，其工艺过程简单，而且大大降低了工艺制备的成本投入。

【技术实现步骤摘要】

本专利技术涉及一种半导体器件制备工艺，尤其涉及一种在制备CMOS半导体器件的硅衬底上开设通孔的方法。
技术介绍
在半导体发展工艺中，一个集成电路(integrated circuit，简称IC)往往包括了上百万个电子器件，而随着工艺的发展以及不断提升的应用要求，集成电路向微细化、多层化、平坦化、薄型化发展，而超大规模的集成电路中，仅仅几毫米见方的硅片上集成上万至百万晶体管。在超大规模集成电路中，金属-氧化物-半导体场效应晶体管(metal oxide semiconductor field effect transistor，简称 MOSFET 晶体管)是一种应用得比较主要广泛的半导体器件。自从MOS专利技术并获得应用以来，其几何尺寸便一直在不断缩小，目前其特征尺寸(CD)已进入22nm范围。在此尺寸下，各种实际的和基本的限制和技术挑战开始出现，如3D硅通孔封装技术，其透过以垂直导通来整合晶圆堆栈的方式，以达到芯片间的电气互连，该技术让元件整合的方式进入到利用穿孔信道的区域数组式互连(Area array-like Interconnects)的新阶段，让不同的芯片或晶圆能够堆栈在本文档来自技高网...

【技术保护点】

【技术特征摘要】

【专利技术属性】
技术研发人员：周军，傅昶，
申请(专利权)人：上海华力微电子有限公司，
类型：发明
国别省市：