一种铪基氧化物高k栅介质层及其能带调控方法，该栅介质层包含HfO2和Gd2O3，原子比Gd/(Gd+Hf)为0～30％，且≠0。其能带调控方法为：将清洗干净的石英片衬底和单晶Si片衬底分别放入射频磁控共溅镀膜系统，在氩气和氧气的混合气氛下向衬底上共溅射Gd2O3和HfO2，HfO2的溅射功率为50～120W，Gd2O3的溅射功率为0～90W，且该溅射功率≠0，溅射气压为0.5～3Pa，在石英片上的溅射时间为1～1.5h，栅介质层厚度为100～140nm；在Si片上的溅射时间为3～20分钟；栅介质层厚度为3～25nm。Gd2O3对HfO2具有能带调控作用，有利于降低铪基氧化物栅介质层的漏电流。
【技术实现步骤摘要】
本专利技术涉及。
技术介绍
自1958年第一块集成电路诞生以来，集成电路的集成度按摩尔定律每隔十八个月提高一倍，其基本单元-金属氧化物半导体场效应晶体管(MOSFET，metal oxide semiconductor field effect transistor)的特征尺寸及栅极线宽和栅介质层厚度也在等比例不断缩小。当硅基集成电路技术发展至32纳米技术节点及以下时，适于高速、低压、 低功耗CMOS器件的等效栅介质氧化物层厚度(EOT，equivalent oxide thickness)将小于 1纳米。传统栅介质为Si02，其介电常数是3. 9。在量子隧穿效应的作用下，栅极漏电流将随SiO2栅介质层厚度的减小呈指数增大。栅极漏电流的陡增造成MOS器件关态时的功耗增加，对微电子器件的性能、可靠性和寿命产生很大的负面影响。传统SiO2栅介质的极限厚度已经成为Si基集成电路继续提高集成度的瓶颈。解决这一瓶颈的有效方法之一是采用高 k栅介质取代传统的SiO2，在保证栅对沟道有相同控制能力即相同栅电容的条件下，栅介质介电常数的增加将使栅介质层的物理厚度增大，于是栅与沟道间的直接隧穿电流将大大减小。2007年底，Intel公司在量产的45纳米Penryn核心Xeon处理器中成功引入了高 k/金属栅技术，开辟了新材料进入传统MOS器件的新纪元。其中最为引人注目的是铪基氧化物高k栅介质第一次在传统MOS器件中得到商业应用。尽管铪基氧化物已成功应用于htel的45nm技术节点中，然而，与几近完美的二氧化硅栅介质相比，铪基氧化物栅介质仍存在着禁带宽度偏小的问题以及带偏移(相对于衬底如Si基、Ge基等)较小的问题。SW2的导带底部是由Si的3p态组成，HfO2的导带电子态主要是由5d反键态组成，所以，HfO2的禁带宽度小于SiO2。S^2的禁带宽度为8. 9eV, 与Si之间的导带偏移量约3.巧eV，价带偏移量为4. 65eV。HfO2的禁带宽度约5. 8eV, HfO2 的导带偏移量要远小于价带偏移量，其导带偏移量为1. kV，小于S^2的3. 15eV。尽管栅泄露电流的机制有多种，但一般均与带偏移量呈指数关系，因此高介电常数栅介质的禁带宽度及带偏移量是决定栅泄露电流的重要因素。因此，增大铪基氧化物的禁带宽度和带偏移量有利于使其满足32纳米以下技术节点对栅介质更为苛刻的要求。
技术实现思路
本专利技术的目的在于提供一种铪基氧化物高k栅介质层，通过向HfO2中掺入合适量的Gd2O3以增大该栅介质层的禁带宽度和带偏移量。本专利技术的另一目的在于提供一种铪基氧化物高k栅介质层的能带调控方法。通过射频磁控共溅射法，将稀土氧化物Gd2O3掺杂到HfO2中，达到不同掺杂量的Gd2O3对HfO2的能带调控作用，从而有利于降低铪基氧化物栅介质层的漏电流。为达到上述目的，本专利技术采用以下技术方案一种铪基氧化物高k栅介质层，包含HfO2和Gd2O3，其中Gd2O3的掺入量以原子比 Gd/(Gd+Hf)计算为 0 30%，其中 Gd/(Gd+Hf) Φ 0。所述栅介质层的禁带宽度为5. 81 6. OOeV。在多元氧化物体系中，彼此分开的过渡金属和稀有金属亚点阵间的交互作用导致同类离子态之间的约化重叠；同时稀土和过渡金属原子周围，尤其是在非晶网络情形下，对称性的降低会引起未占满态的分裂；此外稀土金属离子中未填满4f电子态能级的位置是壳层填充率的函数，该能级将会引起氧化物禁带宽度的变化。Gd2O3的掺入会使铪基氧化物高k栅介质的禁带宽度和带偏移量增加，但并不是 Gd2O3的掺入量越多，HfO2基高k栅介质的禁带宽度和带偏移量增加越多。Gd2O3的掺入量过多也会带来其它的影响，如使具有氧空位的η型HfO2变为ρ型Η 2。本专利技术的铪基氧化物高k栅介质层中Gd2O3的掺入量以原子比Gd/(Gd+Hf)计算优选不超过30%。一种上述铪基氧化物高k栅介质层的能带调控方法，包括以下步骤(1)将清洗干净的石英片衬底或单晶Si片衬底放入射频磁控共溅镀膜系统，通过 Gd2O3靶和HfO2靶向衬底上共溅射Gd2O3和HfO2, HfO2靶的溅射功率为50 120W，Gd2O3靶的溅射功率为0 90W，且该溅射功率兴0，溅射气体为氩气和氧气的混合气体，溅射气压为 0. 5 3Pa，在石英片衬底上的溅射时间为Ih 1. 5h，在Si片衬底上的溅射时间为3 20 分钟；(2)通过控制溅射时间控制石英片衬底上形成的栅介质层的厚度为100 140nm， 单晶Si片衬底上形成的栅介质层的厚度为3 25nm ；(3)通过紫外吸收光谱分析确定石英片衬底上形成的栅介质层的禁带宽度；采用 X射线衍射分析单晶Si片衬底上形成的栅介质层的相结构，采用X射线光电子能谱分析该栅介质层的成分，制备MOS电容，测试该栅介质层的电流特性。通过衬底的自转保证栅介质层的均勻性，自转速度是6转/分，转速稍高或稍低均可。膜厚均勻性可通过台阶仪测试至少5个位置的膜厚的一致性或不同位置膜厚的差别来检验。所述Gd2O3靶和HfO2靶的纯度均为99. 99 %。所述溅射气体中氩气与氧气的混合体积比为1 10 1 2。溅射气体使用氩气与氧气的混合气体，其中氧气的作用是尽量减少镀膜过程造成的HfO2缺氧，在其它条件如Gd2O3的掺杂功率等相同的情况下，氩气与氧气的混合比例会对栅介质层中的氧空位有影响，对栅介质层的漏电流产生不同的影响。所述单晶Si为Si (100)、η型或ρ型，电阻率为2 5 Ω · cm。所述单晶Si片衬底在放入射频磁控共溅镀膜系统之前，需采用RCA法清洗，再放在HF溶液中浸泡30s，然后用氮气枪吹干。本专利技术的有益效果是本专利技术采用射频磁控共溅射方法，将稀土氧化物Gd2O3掺杂到HfO2中，通过改变靶的溅射功率改变Gd2O3的掺杂量，获得不同掺杂量对HfO2的能带调控作用，从而有利于降低铪基氧化物栅介质的漏电流。掺杂Gd2O3后，HfO2的禁带宽度增加、漏电流密度降低，有利于 HfO2作为栅介质在32nm及以下技术节点的应用。附图说明图1为实施例1制备的栅介质层的XRD图谱。图2为实施例2制备的栅介质层的禁带宽度图。图3为实施例3制备的栅介质层的禁带宽度图。图4为实施例4制备的栅介质层的禁带宽度5为实施例5制备的栅介质层的I-V曲线。具体实施例方式实施例1采用射频磁控共溅射方法制备Gd2O3掺杂HfO2栅介质层，衬底为电阻率为4 Ω的η型单晶Si片。将单晶Si片经采用RCA法清洗后，放在HF溶液中浸泡30s，然后用氮气枪吹干，放入射频磁控共溅镀膜系统，通过Gd2O3靶和HfO2靶向单晶Si衬底上共溅射Gd2O3 和HfO2, HfO2靶的溅射功率为100W，Gd2O3靶的溅射功率为40W，溅射气体为氩气与氧气的混合气体，该混合气体中氧气与氩气的体积比为1 8，溅射气压为2Pa。溅射时间为20分钟，栅介质层的厚度约为22nm。如图1所示为所镀栅介质层的XRD图谱，只有Si的单晶峰，表明所镀Gd2O3掺杂 HfO2栅介质层为非晶结构。实施例2采用射频磁控共溅射方法制备纯HfO2和Gd2O3掺杂HfO2的栅介质层，并比较二者的禁带宽度和带偏移量。本实施例中所使用的衬底为石英片和单晶Si片。该石本文档来自技高网...
【技术保护点】
【技术特征摘要】
【专利技术属性】
技术研发人员：屠海令，杜军，熊玉华，
申请(专利权)人：北京有色金属研究总院，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。