本发明专利技术公开了一种单端位线写入电路，包括驱动电路(310)和存储单元(311)，其中驱动电路(310)包括触发器(300)、反相器(I)和反馈控制电路(302)，该单端写入电路的位线通过驱动电路被驱动到数据相应的电平后，写入到相应的存储单元中。本发明专利技术能够有效的降低单端位线写入电路的功耗，同时降低了位线的摆幅。
【技术实现步骤摘要】
本专利技术涉及集成电路技术，尤其涉及一种单端位线写入电路。
技术介绍
当手持设备以及嵌入式系统的不断发展和日益普及的过程中，作为其中的关键部件的片上存储器，例如寄存器堆、随机静态存储器、内容可寻址存储器等的需要不断增加， 尤其在高性能处理器中，片内的存储器占据了大部份芯片的面积。为了实现整体的低功耗设计，设计和使用低功耗的存储器显得尤为重要。图IA为现有技术的单端位线写入电路原理图。图中D表示缓冲后或者锁存的数据，BL表示位线，WL表示字线，11、12表示两个反相器。一般情况下，位线BL上连接多个存储单元，即图1中的方框部份，而这些存储单元的字线连接着不同的字线。图IA所示现有技术的单端位线写入电路工作原理如下首先，数据D经过反相器 Il和12驱动位线BL。当数据D为0时，此时位线BL上的电平被12驱动至低电源电压，当字线WL有效后，晶体管N3和晶体管N4导通，位线BL上的数据0信息经过N3被写入到存储单元中；当数据D为1时，此时位线BL上的电平被驱动至高电源电压，晶体管N5处于导通状态，当字线WL有效后，晶体管N3和晶体管N4也处于导通状态，位线BL上的数据1信息经过N3被写入到存储单元中，由于N5导通，存储单元通过N4放电，写入互补端0信息完成电路写1的操作。图IA所示现有技术的缺点在于数据写入的整个过程中，位线BL的电压摆幅为全摆幅电压，完成写操作所需功耗较大。图IB为现有技术中一种低摆幅单端位线写入电路原理图。图中的电路左边部份为写入驱动电路，用于驱动较大负载电容的位线，其中晶体管Pi和晶体管m为提供较大电流的驱动晶体管；电路中间部份为施密特触发器，用于检测写位线电平的变化，从而开启和关闭驱动电路来实现写位线的低摆幅控制；电路右边部份为存储器存储单元，通过增加晶体管N8辅助完成单端口的写入操作。图IB所示现有技术的一种低摆幅单端位线写入电路的工作原理如下当数据D为 1时，D通过反相器II转换为0，此时晶体管PI导通，晶体管m截止，此时驱动电路准备向位线进行充电操作。如果此时位线为低电平，则施密特触发器输出高电平，通过反相器12 后转换为低电平，晶体管P2导通，驱动电路开始对位线进行充电。当位线的电平高于施密特触发器的阈值电压Vthl后，施密特触发器翻转，此时经过12反相器后转换为高电平，关断晶体管P2，结束晶体管Pl对位线的充电操作；当数据D为0时，D通过反相器Il转换为 1，此时晶体管m导通，晶体管PI截止，此时驱动电路准备向位线进行放电操作。如果此时位线为高电平，则施密特触发器输出低电平，通过反相器12后转换为高电平，晶体管N2导通，驱动电路开始对位线进行放电。当位线的电平低于施密特触发器的阈值电压Vth2后， 施密特触发器翻转，此时经过12反相器后转换为低电平，关断晶体管N2，结束晶体管m对位线的充电操作。由此可见，位线的摆幅将会被限制在Vthl和Vth2之间。存储器存储单元通过增加一个晶体管N8在字线WL有效前对存储在存储单元的数据进行破坏，使得存储单元两端的电平相等。当字线WL有效的时候，晶体管N8截止，此时位线上的数据将通过晶体管NlO写入存储单元。图IB所示现有技术虽然实现了低摆幅写入，但是整体摆幅都处于中间电压，使得反馈控制电路的功耗增加，且写入稳定性差。
技术实现思路
本专利技术的目的在于提供一种能够降低单端位线摆幅的写入电路，从而能够极大的降低整体功耗、提高写入的稳定性。为了实现上述目的，本专利技术提供了一种单端位线写入电路，包括驱动电路310和存储单元311，其中驱动电路310包括触发器300、反相器I和反馈控制电路302。优选地，该反馈控制电路302包括第一至第三N型MOS管m_N3和第一至第三P 型MOS管P1-P3，其中所述MOS管Pl源极连接于高电源电压，MOS管Pl的栅极、MOS管附的栅极和反相器输出端连接于节点NQ，反相器I输入端和触发器300输出端连接于节点Q， 触发器300接入控制信号D和控制信号NWCLK，MOS管Pl的漏极和MOS管N2的漏极相连， MOS管P2的栅极接入控制信号NWCLK，M0S管N2的栅极、MOS管P3的漏极和MOS管N3的漏极连接，MOS管N2的源极和MOS管附的漏极、MOS管P3的栅极和MOS管N3的栅极连接，并输出位线信号BL给存储单元311，MOS管m源极和MOS管N3的源极连接于低电源电压。本专利技术能够有效的降低单端位线写入电路的功耗，同时降低了位线的摆幅，降低了整体功耗。附图说明通过以下结合附图以举例方式对本专利技术的实施方式进行详细描述后，本专利技术的其他特征、特点和优点将会更加明显。图IA为现有技术的单端位线写入电路原理图；图IB为现有技术一种低摆幅单端位线写入电路原理图；图2为本专利技术实施例单端位线写入电路框图；图3为本专利技术一实施例的单端位线写入电路原理图；图4为本专利技术另一实施例的单端位线写入电路的驱动电路原理图；图5为本专利技术又一实施例的单端位线写入电路的存储单元。具体实施例方式图2为本专利技术实施例单端位线写入电路框图。如图所示，该电路包括驱动电路310 和存储单元311，驱动电路310又包括触发器300、反相器I和反馈控制电路302，触发器300 的输入端接入控制信号D和控制信号NWCLK，其输出端与反相器I输入端相连，该反相器I 的输出端与反馈控制电路一端相连，该反馈控制电路另一端输出位线信号BL给存储单元 311。图3为本专利技术一实施例的单端位线写入电路原理图。如图所示，该电路包括驱动电路310和存储单元311，驱动电路310又包括触发器300、反相器I和反馈控制电路302，其中反馈控制电路302包括第一至第三N型MOS管m-N3和第一至第三P型MOS管P1-P3， 其中MOS管Pl的源极连接于高电源电压；MOS管Pl的栅极、MOS管m的栅极和反相器I输出端连接于节点NQ ；反相器I输入端和触发器300输出端连接于节点Q ；触发器300接入控制信号D和控制信号NWCLK，M0S管Pl的漏极和MOS管N2的漏极相连；MOS管P2的栅极接入控制信号NWCLK，MOS管N2的栅极、MOS管P3的漏极和MOS管N3的漏极连接，MOS管N2 的源极和MOS管m的漏极、MOS管P3的栅极和MOS管N3的栅极连接，并输出位线信号BL 给存储单元311 ；MOS管m源极和MOS管N3的源极连接于低电源电压。本专利技术实施例的驱动电路工作原理如下控制信号NWCLK有效的时候，当数据D = 1时，数据D被触发器采样后，节点Q为高电平，通过反相器I得到的节点控制信号NQ为低电平。此时，MOS管附截止，MOS管Pl导通，当MOS管N2处于导通状态时，则开始对位线 BL进行充电，数据D的信息被写入到存储单元311中。由于位线BL的电压上升，当电压超过MOS管P3和MOS管N3组成的反馈电路的阈值电压Vth时，MOS管N3处于导通状态，反馈电路输出低电平，从而关断MOS管N2，整个充电过程结束。当控制信号WCLK无效时，MOS管 P2处于导通状态，反馈电路形成动态逻辑；当数据D = 0时，节点Q为低电平，节点NQ为高电平，此时MOS管m导通，MOS管PI截止，通过MOS管m对位线BL进行放电，位线BL上的数据信息被写入到存储单元311中。本专利技术实施例驱动本文档来自技高网...
【技术保护点】
【技术特征摘要】
【专利技术属性】
技术研发人员：闫浩，洪缨，王东辉，侯朝焕，
申请(专利权)人：中国科学院声学研究所，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。