一种保护栅源电极与栅漏电极的VDMOS功率器件，包括VDMOS主芯片、N+衬底层、硅片、栅氧化层、多晶硅层、二氧化硅层、PN二极管P+区、PN二极管N+区，所述N+衬底层设置在硅片下方，硅片热氧化后作为栅氧化层，淀积多晶硅层并光刻多晶硅区形成栅极导电层；所述淀积二氧化硅层作为多晶硅层上保护层；所述N+区域与外部的二极管串联形成所述PN二极管，各PN二极管分别形成VDMOS功率器件的所述栅漏电极二极管保护区域和所述栅源二极管保护区域；所述栅漏电极二极管保护区域和所述栅源二极管保护区域分别设置在晶体管功率器件的两边缘部。本实用新型专利技术具有结构简单，成本低和产品易保证的诸多优点，栅漏之间在工作电压冲击下不易损坏，具有很强的经济性和实用性。（*该技术在2021年保护过期，可自由使用*）
【技术实现步骤摘要】
本技术涉及微电子
，尤其是涉及一种保护栅源电极与栅漏电极的 VDMOS功率器件。
技术介绍
现有的功率器件VDMOS是一种栅极电压控制，二种载流子参入导电的器件，他具有驱动电路简单，电流能力大，易于集成等优点。VDMOS的栅电极的面积占据其总面积的一半以上，栅区很容易损坏。同时栅漏之间在工作电压冲击下也容易损坏，为了保护VDMOS的栅源之间的电极及栅漏之间的电极。传统的半导体器件VDMOS的栅源电极之间及栅漏之间的保护是利用在栅多晶硅制造过程中掺杂，形成串联的PN多晶硅二极管，从而达到栅源电极之间及栅漏之间的保护作用。由于多晶硅形成的二极管击穿电压不易控制，从而使保护栅源电极之间及栅漏之间的精度不够，另外工艺控制要求较高。
技术实现思路
本技术目的是提供一种保护栅源电极与栅漏电极的VDMOS功率器件。以解决现有技术所存在的精度较低，栅区易损坏，工艺控制较差等技术问题。为解决上述技术问题，本技术所采用的技术方案是该保护栅源电极与栅漏电极的VDMOS功率器件，包括VDMOS主芯片、N+衬底层、硅片、栅氧化层、多晶硅层、二氧化硅层、PN 二极管P+区、PN 二极管N+区，所述N+衬底层设置在硅片下方，硅片热氧化后作为栅氧化层，淀积多晶硅层并光刻多晶硅区形成栅极导电层；所述淀积二氧化硅层作为多晶硅层上保护层，同时将源极上的二氧化硅层腐蚀掉即将源极的导电窗口打开；所述N+区域与外部的二极管串联形成所述PN 二极管，各PN 二极管分别形成VDMOS功率器件的所述栅漏电极二极管保护区域和所述栅源二极管保护区域；并且，所述栅漏电极二极管保护区域和所述栅源二极管保护区域分别设置在所述晶体管功率器件的两边缘部。作为优选，所述PN 二极管和的击穿电压，低于栅电极和源电极之间的击穿电压， 以及低于栅电极和漏电极之间的击穿电压，并且，同时高于10倍域值电压。本技术具有结构简单，成本低和产品易保证的诸多优点，在VDMOS主芯片边缘，利用VDMOS主芯片源区P+形成PN 二极管的P+区域，利用VDMOS主芯片源区N+形成PN 二极管的N+区域，使二极管的击穿电压低于栅源之间的击穿电压，同时高于10倍域值电压，仍能正常工作。栅漏之间在工作电压冲击下不易损坏，具有很强的经济性和实用性。附图说明图1是本技术的内部结构示意图。具体实施方式下面通过实施例，并结合附图，对本技术的技术方案作进一步具体说明。图1是本技术的内部结构示意图。由图1可知，该保护栅源电极与栅漏电极的VDMOS功率器件主要由VDMOS主芯片1、P+衬底层3、硅片4、栅氧化层10、多晶硅层5、 二氧化硅层8、PN 二极管P区2、PN 二极管N+区12等组成，所述P+衬底层3设置在硅片 4下方，其中硅片4被热氧化作为栅氧化层10，淀积多晶硅5并光刻多晶硅区5形成栅极导电层7 ；所述淀积的二氧化硅8作为多晶硅5上保护层，同时将源极9上的淀积二氧化硅层 8、多晶硅5腐蚀掉即将源极9的导电窗口打开。将VDMOS主芯片1外面场氧化并光刻P+窗口 6，利用VDMOS形成过程中的硼注入， 注入P+形成形成VDMOS功率器件的所述栅漏电极二极管保护区域2 ；开出N+窗口 11，利用 VDMOS形成过程中的磷注入，注入N+形成PN 二极管120中的栅源电极二极管保护区域12。 通过改变PN 二极管21的间距使PN 二极管21的击穿电压低于VDMOS的主芯片1的栅电极和漏电极之间的击穿电压，达到保护栅漏之间电极的目的。改变PN 二极管120的间距使PN 二极管120的击穿电压低于VDMOS的主芯片1的栅电极和源电极之间的击穿电压，又高于 10倍域值电压，达到保护栅源之间电极的目的。并利用封装时打线将栅和源之间及栅和漏之间串入PN 二极管21、120保护栅源之间电极和栅漏之间的电极。权利要求1.一种保护栅源电极与栅漏电极的VDMOS功率器件，包括VDMOS主芯片、N+衬底层、 硅片、栅氧化层、多晶硅层、二氧化硅层、PN 二极管P+区、PN 二极管N+区，其特征是，所述 N+衬底层设置在硅片下方，硅片热氧化后作为栅氧化层，淀积多晶硅层并光刻多晶硅区形成栅极导电层；所述淀积二氧化硅层作为多晶硅层上保护层，同时将源极上的二氧化硅层腐蚀掉即将源极的导电窗口打开；所述N+区域与外部的二极管串联形成所述PN二极管，各 PN 二极管分别形成VDMOS功率器件的所述栅漏电极二极管保护区域和所述栅源二极管保护区域；并且，所述栅漏电极二极管保护区域和所述栅源二极管保护区域分别设置在所述晶体管功率器件的两边缘部。2.根据权利要求1所述的一种保护栅源电极与栅漏电极的VDMOS功率器件，其特征是所述PN 二极管和的击穿电压，低于栅电极和源电极之间的击穿电压，以及低于栅电极和漏电极之间的击穿电压，并且，同时高于10倍域值电压。专利摘要一种保护栅源电极与栅漏电极的VDMOS功率器件，包括VDMOS主芯片、N+衬底层、硅片、栅氧化层、多晶硅层、二氧化硅层、PN二极管P+区、PN二极管N+区，所述N+衬底层设置在硅片下方，硅片热氧化后作为栅氧化层，淀积多晶硅层并光刻多晶硅区形成栅极导电层；所述淀积二氧化硅层作为多晶硅层上保护层；所述N+区域与外部的二极管串联形成所述PN二极管，各PN二极管分别形成VDMOS功率器件的所述栅漏电极二极管保护区域和所述栅源二极管保护区域；所述栅漏电极二极管保护区域和所述栅源二极管保护区域分别设置在晶体管功率器件的两边缘部。本技术具有结构简单，成本低和产品易保证的诸多优点，栅漏之间在工作电压冲击下不易损坏，具有很强的经济性和实用性。文档编号H01L27/02GK202178259SQ20112028401公开日2012年3月28日 申请日期2011年8月6日 优先权日2011年8月6日专利技术者王新 申请人:深圳市稳先微电子有限公司本文档来自技高网...
【技术保护点】
【技术特征摘要】
【专利技术属性】
技术研发人员：王新，
申请(专利权)人：深圳市稳先微电子有限公司，
类型：实用新型
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。