显示时序控制电路及其方法技术

本发明专利技术公开了一种显示时序控制电路及其方法，可快速调整显示时序，以达到帧同步化。显示时序控制电路包含输出像素时脉产生单元、显示时序产生单元及时脉调整单元。输出像素时脉产生单元依据参考时脉信号与时脉除数，产生输出像素时脉信号。显示时序产生单元依据输出像素时脉信号，产生显示时序信号及具有输出帧速率的输出垂直参考信号。时脉调整单元依据输出像素时脉信号、输出垂直参考信号以及具有输入帧速率的输入垂直参考信号，调整时脉除数。

【技术实现步骤摘要】

本专利技术有关于显示时序的控制，尤指一种。
技术介绍
显示装置在进行显示时，需将从视频信号源所输入的影像数据，亦即输入帧 (input frame)，依据内部显示控制器(display controller)所决定的显示时序，转换成输出帧(output frame，其解析度可能与输入帧不同)，以显示于面板或屏幕上。为了达成帧同步化(frame synchronization)，亦即输出中贞速率(output frame rate)与输入中贞速率同步，传统的显示装置依据视频信号源所提供的输入垂直同步(input v-sync)信号(其频率即为输入帧速率)，来调整显示输出帧时所需的输出垂直同步(output v-sync)信号。当输入垂直同步信号的下一个脉冲(pulse)出现时，即同步产生输出垂直同步信号的下一个脉冲，亦即重置(reset)输出垂直同步信号，以强制输出垂直同步信号与输入垂直同步信号保持同步。然而，此种控制显示时序的方式会造成问题。由于输出垂直同步信号可能在目前周期尚未完成时，即被强制开始下一个周期，如此可能使输出帧的最后一条扫描线不完整， 而对于某些显示时序的容忍度(tolerance)较低的显示装置而言，最后一条扫描线不完整会造成不正常的显示结果。
技术实现思路
有鉴于此，本专利技术的一目的，在于提供一种显示时序控制电路及其控制方法，可快速精准地调整显示时序，以达到帧同步化。本专利技术揭露一种显示时序控制电路，其包含输出像素时脉产生单元、显示时序产生单元及时脉调整单元。输出像素时脉产生单元依据参考时脉信号与时脉除数(clock divisor)，产生输出像素时脉信号。显示时序产生单元耦接至输出像素时脉产生单元，可依据输出像素时脉信号，产生显示时序信号及相关联的输出垂直参考信号，其中输出垂直参考信号具有一输出帧速率。时脉调整单元耦接至输出像素时脉产生单元与显示时序产生单元，可依据输出像素时脉信号、输出垂直参考信号以及输入垂直参考信号，调整时脉除数， 其中输入垂直参考信号对应于输入帧速率。本专利技术另揭露一种显示时序的控制方法，其包含下列步骤依据参考时脉信号与时脉除数，产生输出像素时脉信号；依据输出像素时脉信号，产生显示时序信号及相关联的输出垂直参考信号，其中输出垂直参考信号具有一输出帧速率；以及依据输出像素时脉信号、输出垂直参考信号以及具有一输入帧速率的输入垂直参考信号，调整时脉除数。附图说明图1是本专利技术一较佳实施例的显示时序控制电路的方块图。图2是显示图1的时脉除数产生单元依据相位误差的变动情形来改变时脉除数的粗调量的一个实例。4图3是显示图1的时脉除数产生单元依据相位误差的变动情形来改变时脉除数的粗调量的另一个实例。图4是本专利技术一较佳实施例的显示时序控制方法的流程图。主要元件符号说明10:显示时序控制电路11 输出像素时脉产生单元111 时脉合成器112 锁相回路12:显示时序产生单元13:时脉调整单元131 频率误差检测器132:相位误差检测器133:时脉除数产生单元40 49 较佳实施例的显示时序控制方法的流程具体实施例方式图1是本专利技术一较佳实施例的显示时序控制电路10的方块图，包含输出像素时脉产生单元11、显示时序产生单元12及时脉调整单元13。显示时序控制电路10用于显示装置中，可控制输出帧的显示时序，以快速达到帧同步化。举例而言，显示时序控制电路 10可整合于显示控制器中，以提供影像缩放器(scaler)在对输入帧进行缩放以产生输出帧时所需的时序信号。显示时序控制电路10适用于不同类型的显示装置，例如阴极射线管 (CRT)显示器及电视，或是液晶显示器(LCD)及电视等。输出像素时脉产生单元11包含时脉合成器(clock synthesizer) 111 及锁相回路(phase-locked loop，PLL) 112。时脉合成器111可接收参考时脉信号，将其频率除以一时脉除数(clock divisor)后送入锁相回路 112，以将除频后的参考时脉信号再升频一个倍数，以产生输出像素时脉信号。举例而言，若参考时脉信号的频率为Fr，时脉除数为n. f (η与f分别代表整数部分与小数部分)，升频的倍数为M，则所产生的输出像素时脉信号的频率为Fr/n.f * Μ。应注意到，时脉合成器111 可为数字时脉合成器。显示时序产生单元12耦接至锁相回路112，可依据输出像素时脉信号，产生显示时序信号及相关联的输出垂直参考信号。显示时序信号包含输出垂直同步信号、输出水平同步信号及输出垂直数据使能(output vertical data enable)信号，可决定输出帧的显示时序。举例而言，若每一输出帧的预定格式为具有V条扫描线，每一扫描线包含H个像素， 且第i j条扫描线为输出帧中实际有影像数据的部份，则显示时序产生单元12在每个输出水平同步信号的脉冲可伴随H个输出像素，每隔V个输出水平同步信号的脉冲即产生一个输出垂直同步信号的脉冲。显示时序产生单元12内可包含计数器(图未显示)，以产生如上述的显示时序信号。另一方面，输出垂直参考信号代表输出垂直有效区域，因此，输出垂直参考信号的频率即为输出帧速率。时脉调整单元13接收输出垂直参考信号与输入垂直参考信号，以检测两者间的频率误差与相位误差，以决定如何调整时脉除数，消除这些误差。输出垂直参考信号代表输出垂直有效区域，输入垂直参考信号则代表相关于视频信号源(图未显示)的输入垂直有效区域。这些误差可能由多种因素产生，例如视频信号源本身的不稳定、切换至不同的视频信号源或是电视转台等等。与输出垂直参考信号类似，输入垂直参考信号可为输入垂直同步信号或输入垂直数据使能信号，或是与输入垂直同步信号或输入垂直数据使能信号具有相同频率且相位差为固定的参考信号，因此输入垂直参考信号的频率即为输入帧速率。所以，若以输入垂直同步信号作为输入垂直参考信号，则对应地以输出垂直同步信号作为输出垂直参考信号；若以输入垂直数据使能信号作为输入垂直参考信号，则对应地以输出垂直数据使能信号作为输出垂直参考信号。如图1所示，时脉调整单元13包含频率误差检测器131、相位误差检测器132以及时脉除数产生单元133。频率误差检测器131检测输出垂直参考信号与输入垂直参考信号间的频率误差。较佳地，频率误差检测器131是依据输入垂直参考信号的一个周期所相当的输出像素时脉数A与一个输出帧所包含的总像素数B两者之差，来决定该频率误差。若输入垂直参考信号的周期为Pi,输出垂直参考信号的目前周期为Ρ。1;输出像素时脉信号的目前周期为P1，则A = PiAM1 = P1 * B，由此推得B-A= (Ptjl-Pi)/P1，此即可代表输出垂直参考信号与输入垂直参考信号间的频率误差。由于显示时序控制电路10的目标是使输出帧速率与输入帧速率同步，所以当频率误差检测器131检测到频率误差时，时脉除数产生单元133会产生时脉除数的更新值，以使输出像素时脉产生单元11产生新的输出像素时脉信号，进而使显示时序产生单元12所产生的新的输出垂直参考信号的周期等于输入垂直参考信号的周期(即Pi)。若假设时脉除数的目前值与更新值分别为Dtl与D1，新的输出像素时脉信号的周期为Ρ2，新的输出垂直参考信号的周期为Ρ。2，则由于时脉本文档来自技高网...

【技术保护点】

【技术特征摘要】

【专利技术属性】
技术研发人员：陈建国，许志强，
申请(专利权)人：晨星软件研发深圳有限公司，晨星半导体股份有限公司，
类型：发明
国别省市：