复位电路制造技术

一种复位电路，包括电压分压单元、电压检测单元和输出单元，电压分压单元包括第一PMOS管和第一NMOS管，第一NMOS管的阈值电压小于第一PMOS管阈值电压的绝对值，第一PMOS管的栅极接地，源极接电源，漏极连接第一NMOS管的漏极，第一NMOS管的栅极和漏极相连，源极接地，第一NMOS管的漏极输出第一控制信号；电压检测单元包括第一CMOS反相器，第一CMOS反相器接收所述第一控制信号，并输出第二控制信号；输出单元包括第一反相器，第一反相器接收所述第二控制信号，并输出第一复位信号。该复位电路有效地减小了工艺和温度对复位电压阈值的影响，保证了对集成电路芯片的有效复位。

【技术实现步骤摘要】

本专利技术涉及集成电路
，特别涉及一种新型的复位电路。
技术介绍
如今，集成电路发展十分迅速，而对于集成电路特别是数字集成电路来说，复位是其中必不可少的功能之一。复位电路的作用在于使集成电路初始化，以此消除由于集成电路上电或电源波动等原因而造成的电路混乱状态。现有的复位电路通常由分压单元和电压检测单元组成，如图1所示，分压单元由电阻Rl和R2组成，分得的电压Vl = Fddxd),电压检测单元由电阻R3和NMOS管丽1RI + R2组成。该复位电路的工作原理为开始上电时，电源电压Vdd比较低，分压点电压vl也比较低，并且低于NMOS管丽1的阈值电压，那么NMOS管丽1关闭，此时v2点电压为高，经过反相器INVl，输出的复位信号Rst_b为低电平；随着电源电压Vdd的升高，分压点电压vl也逐步升高，当vl大于NMOS管MNl的阈值电压后，NMOS管MNl导通，这时NMOS管MNl的下拉电流能力大于R3的上拉电流的能力，v2点电压变低，经过反相器INVl后，输出的复位信号Rst_b为高电平。但是，图1所示的复位电路会占用非常大的芯片面积，已不能适应集成电路的发展趋势，为此，出现了图2所示的复位电路。图2作为图1的技术改进，分压单元中的电阻由NMOS管代替以节省芯片面积。图2所示的复位电路的工作原理与图1的工作原理相类似，在此不再赘述。但是，图1和图2所示的复位电路都易受到工艺和温度的影响。可知的，MOS管器件的阈值电压会受到工艺和温度的影响，从而产生一定偏差。以图1所示的复位电路为例，假定NMOS管MNl的阈值电压受工艺和温度的影响而偏离正常值Δν，那么复位电路只有在复位电压阈值偏移至(1+|^)ΧΔν>时，才会输出复位信号Rst_b。由此可知，在图1所示的复K2位电路中，复位电压阈值受工艺和温度的影响很大。同理，图2中的复位电路也存在以上问题。综上，现有技术的复位电路中，工艺和温度对复位电压阈值的影响很大，使复位信号产生时的电源电压偏低或者偏高，不能对集成电路芯片有效复位。
技术实现思路
本专利技术解决的问题是提供一种复位电路，以有效地减小工艺和温度对复位电压阈值的影响。为解决上述问题，本专利技术提供一种复位电路，包括电压分压单元、电压检测单元和输出单元，所述电压分压单元包括第一 PMOS管和第一 NMOS管，所述第一 NMOS管的阈值电压小于所述第一 PMOS管阈值电压的绝对值，所述第一 PMOS管的栅极接地，源极接电源，漏极连接第一 NMOS管的漏极，所述第一 NMOS管的栅极和漏极相连，源极接地，所述第一 NMOS管的漏极输出第一控制信号；所述电压检测单元包括第一 CMOS反相器，所述第一 CMOS反相器接收所述第一控制信号，并输出第二控制信号；所述输出单元包括第一反相器，所述第一反相器接收所述第二控制信号，并输出第一复位信号。可选的，所述的复位电路还包括缓冲单元，所述缓冲单元适于接收所述第一复位信号，并输出第二复位信号。可选的，所述复位电路还包括反馈单元，所述反馈单元，适于检测所述输出单元输出的第一复位信号，并根据所述第一复位信号调节所述第一 CMOS反相器的阈值电压。可选的，所述反馈单元包括第一电子开关和第二 NMOS管，所述第一电子开关，包括连接所述电压检测单元输出端的第一端和连接所述第二 NMOS管漏极的第二端，以及控制端，所述控制端接收所述第一复位信号，并在第一复位信号为高电平时，导通所述第一端和所述第二端；所述第二 NMOS管的源极接地，栅极连接所述电压检测单元的输入端。可选的，所述第一电子开关为第三NMOS管，所述第三NMOS管的栅极连接所述输出单元的输出端，漏极连接所述电压检测单元的输出端，源极连接所述第二 NMOS管的漏极。可选的，所述反馈单元包括第二电子开关和第二 PMOS管，所述第二电子开关，包括连接所述电压检测单元输出端的第一端和连接所述第二 PMOS管漏极的第二端，以及控制端，所述控制端接收所述输出单元的输出信号，并在所述输出信号为低电平时，导通所述第一端和所述第二端；所述第二 PMOS管的源极接电源，栅极连接所述电压检测单元的输入端。可选的，所述第二电子开关为第三PMOS管，所述第三PMOS管的栅极连接所述输出单元的输出端，漏极接所述电压检测单元的输出端，源极接所述第二 PMOS管的漏极。与现有技术相比，本技术方案公开的复位电路具有以下优点1)当工艺和温度发生变化时，同类型MOS管的阈值电压发生同向偏移，即同类型MOS管的阈值电压会随着工艺和温度的影响而同时升高或降低。那么，电压分压单元分压后的电压和第一 CMOS反相器的阈值电压也会发生同向偏移，这样起到了相互的补偿作用，使得复位信号产生时的电源电压不至过高或过低，从而有效地减小了工艺和温度对复位电压阈值的影响，进而保证了对集成电路芯片的有效复位。2)可选方案中，本专利技术复位电路还包括缓冲单元，所述缓冲单元对输出单元输出的第一复位信号进行整形，并且增强了复位电路的输出驱动能力。3)可选方案中，本专利技术复位电路还包括反馈单元，所述反馈单元在检测到第一复位信号为高电平时，将反馈单元中的第二 NMOS管并联到第一 CMOS反相器，或者将反馈单元中的第二 PMOS管从第一 CMOS反相器断开，从而使得该复位电路在产生下电复位信号时所需的复位电压阈值较低，或者在产生上电复位信号时所需的复位电压阈值较高，有效地避免了由于电源电压不稳定造成的复位电路的误操作，提高了复位电路的抗干扰性能。附图说明图1是现有技术的一种复位电路示意图；图2是现有技术的另一种复位电路示意4图3是本专利技术第一实施例的复位电路示意图；图4是本专利技术第一实施例的复位电路的工作原理示意图；图5是本专利技术第一实施例的复位电路的补偿原理示意图；图6是本专利技术第二实施例的复位电路示意图；图7是本专利技术第三实施例的复位电路示意图。具体实施例方式为使本专利技术的上述目的、特征和优点能够更为明显易懂，下面结合附图对本专利技术的具体实施方式做详细的说明。在以下描述中阐述了具体细节以便于充分理解本专利技术。但是本专利技术能够以多种不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本专利技术内涵的情况下做类似推广。因此本专利技术不受下面公开的具体实施方式的限制。图3为本专利技术第一实施例的复位电路示意图，如图3所示，所述复位电路包括电压分压单元201、电压检测单元202和输出单元203， 所述电压分压单元201，包括第一 PMOS管MPl和第一匪OS管MNAl，所述第一匪OS管MNAl的阈值电压低于所述第一 PMOS管MPl的阈值电压的绝对值，所述第一 PMOS管MPl的栅极接地，源极接电源Vdd，漏极接所述第一 NMOS管MNAl的漏极；所述第一 NMOS管MNAl的栅极与其漏极相连，源极接地，所述第一 NMOS管的漏极输出第一控制信号Vl ；所述电压检测单元202，包括第一 CMOS反相器，所述第一 CMOS反相器包括PMOS管MP2和NMOS管MN8，所述PMOS管MP2的栅极和所述NMOS管MN8的栅极相连，并连接所述第一匪OS管MNAl的漏极，所述PMOS管MP2的漏极与所述匪OS管丽8的漏极相连，并输出第二控制信号v2 ；所述输出单元203，包括第一反相器INV3，所述第一反相器INV3的输本文档来自技高网...

【技术保护点】

【技术特征摘要】

【专利技术属性】
技术研发人员：关锐，
申请(专利权)人：上海复旦微电子集团股份有限公司，
类型：发明
国别省市：