设置有彼此相对配置的第１测试基板及第２测试基板；设置在所述第１测试基板中的与所述第２测试基板对着的面上，测试被测试器件的第１测试电路；设置在第２测试基板中的与第１测试基板对着的面上，测试被测试器件的第２测试电路；通过密闭第１测试基板及第２测试基板之间的空间，将第１测试电路及第２测试电路密闭在共同的空间内，且在共同的空间填充冷却材料的密闭部。
【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及测试装置及电路模块。
技术介绍
构成电子电路的半导体器件随动作而发热。随着近几年的半导体器件的动作速度的高速化，或是电路的集成化等，半导体器件的发热量增大。其结果，在装配了多个半导体器件的测试基板中，对半导体器件进行冷却变得不可缺少。比如，在半导体测试装置中，将流体箱覆盖在装载了半导体器件等的电路元件的多层测试基板上，同时通过使流体箱中流通冷却材料来冷却测试基板上的半导体器件(参照专利文献1)。图12表示用于冷却安装了半导体器件等的电路元件的测试基板的现有方法。如该图所示，多层的测试基板100，用多个环氧树脂等的绝缘板102、103以玻璃纤维基材等的预浸板104贴合。在测试基板100的两面，贴装以半导体器件106为首的电路元件。同时，测试基板100，借助连接器108与其他测试基板连接。为了缓和由于半导体器件106发热的温度上升，在测试基板100上安装流体箱110，半导体器件106被填充于测试基板100和流体箱110之间的密闭空间112中的氟系液体等的冷却材料冷却。图13，是将图12连接器108附近扩大后的图。在该图中，半导体器件106，经由在绝缘板102表层用铜箔等形成的第1线路116、贯通通孔120、在绝缘板102内层形成的第2 线路118、贯通通孔121、绝缘板102的表层形成的第3线路117以及连接端子122与连接器108的端子114连接。同样，在绝缘板103的内层也形成线路119。如果线路118和线路 119接近的话，在线路118和线路119之间产生串音。因此，以线路118与线路119不接近为目的，线路118及线路119不是形成在绝缘板102及绝缘板103和预浸板104之间的交界面上，而是在绝缘板102及绝缘板103内部形成。专利文献专利文献1 特开2002-280507号公报专利技术要解决的课题然而，如果在绝缘板102的内部形成线路118，则贯通通孔120和线路与118的交点以及贯通通孔120和预浸板104的切点之间形成短截线。如果产生短截线，则由于在贯通通孔120边部产生的反射的影响将造成信号波形失真的问题。同时，也将引发由于失真所产生的高频成分作为噪音被放射到测试基板100外部这样的问题。特别是，如果传送的信号的频率为2GHZ以上，由于短截线产生的上述问题变得显著起来。通过使用表面通孔(SVH)、内部通孔(IVH)，可以防止发生串音，同时，也消除短截线的发生。可是，如果使用SVH、IVH，则存在测试基板的成本增大的问题。
技术实现思路
因此，本专利技术的目的在于解决上述问题，提供一种测试装置及电路模块。该目的通过独立权利要求记载的特征的组合来实现。从属权利要求规定了本专利技术的更有利的具体4例。根据本专利技术的第1方式，提供一种测试装置，具有相向配置的第1测试基板及第 2测试基板；设置在所述第1测试基板中的与所述第2测试基板对着的面上，用于测试所述被测试器件的第1测试电路；设置在所述第2测试基板中与所述第1测试基板对着的面上， 用于测试所述被测试器件的第2测试电路；通过密闭所述第1测试基板及所述第2测试基板之间的空间而将所述第1测试电路及所述第2测试电路密闭在共同的空间内，且在所述共通的空间内填充冷却材料的密闭部。再者，上述的专利技术的概要，并非列举了本专利技术的必要特征的全部，这些特征群的辅助组合也构成本专利技术。附图说明图1是作为测试装置的实施方式之一的半导体器件测试装置1构成的图2是电路模块30的一部分立体图。图3是电路模块30的一部分侧视图。图4是电路模块30的构成的一例。图5是电路模块30的侧视图。图6是电路模块30的螺旋夹部放大图。图7是表示电路模块30的第2实施方式的侧视图。图8是表示电路模块30的第3实施方式的侧视图。图9是表示电路模块30的第4实施的方式的侧视图。图10是表示电路模块30的第5实施的方式的侧视图。图11是表示电路模块30的第6实施的方式的侧视图。图12是以前的电路模块30的侧视图。图13是以前的电路模块30的放大图。具体实施例方式以下，通过专利技术的实施的方式说明本专利技术的一个侧面。不过，以下的实施方式并非限定权利要求涉及的本专利技术，在实施方式中说明的特征的组合也不是全部为本专利技术的解决手段的必须。图1，是作为测试装置的实施方式之一的半导体器件测试装置1构成的一个例子。 半导体器件测试装置1具有处理器10、测试头15以及控制部20。处理器10具有安装了用于装载被测试器件的插座14的插座基板12。插座基板12经由第1电缆16连接测试头15。 测试头15，通过功能板21及第1电缆16与处理器10连接，同时，经由背板23及第2电缆 19与控制部20连接。在测试头15中装有多个电路模块30。各个电路模块30具有安装了构成电路的半导体器件等的元件的第1测试基板32 及第2测试基板34两张测试基板，通过连接器22、连接电缆沈、功能板21以及第1电缆16 连接处理器10。同时，电路模块30、连接器对、背板23以及第2电缆19连接控制部20。控制部20，通过第2电缆19来控制测试基板中包含的测试电路。另外，图1所示的例子中，测试头15中收容6张电路模块30，不过，可以按照处理器10内的插座14的数量增减张数。图2，是电路模块30的连接器22周边部的立体图。图3，是图2所示的区域的侧视图。在图2及图3中，第1测试基板32及第2测试基板34，在设置了第1测试电路36及第 2测试电路37的面的背面，设置背面配线60。同时，在第1测试基板32中形成贯通设置测试电路的面到设置背面配线60的面的第1通孔74。第1通孔74电连接第1测试电路36 及背面配线60。在第2测试基板34中形成同样的背面配线61及第1通孔75。再者，第1 测试电路36及第2测试电路37在向被测试器件输入信号，同时，测量被测试器件应答的信号。第1测试电路36及第2测试电路37可以有图形发生器、格式器、比较仪、逻辑电路。第1测试基板32及第2测试基板34的边部，延伸到被密闭部38包围的区域外侧而形成。背面配线60及背面配线61，在第1测试基板32及第2测试基板34的背面中，从与密闭部38内侧对应的区域延伸到与密闭部38外侧对应的区域而设置。再者，在与密闭部38内侧对应的区域设置第1测试电路36及第2测试电路37，在与密闭部38外侧对应的区域设置连接器22。密闭部38由螺钉52固定在第1测试基板32及第2测试基板34上。在第1测试基板32中，在设置了第1测试电路36的面中，密闭部38的外侧，设置与外部的电路电连接的连接端子72。同时，在第1测试基板32中形成贯通设置连接端子 72的面到设置背面配线60的面的第2通孔76。第2通孔76与连接端子72和背面配线60 电连接。第2测试基板34和第1测试基板32同样，事先形成连接端子73及第2通孔77， 第2通孔77与连接端子73和背面配线61电连接。在第1测试基板32及第2测试基板34边部中，第1测试基板32及第2测试基板 34间被插入连接器22。连接器22的端子56及端子57，通过与在第1测试基板32及第2 测试基板34设置的连接端子72及连接端子73的接触，第1测试电路36及第2测试电路 37与电路模块30外部的电路电连接。图4，是电路模块30构成的一个例子。图4(a)是相对于具有本文档来自技高网...
【技术保护点】
１．一种测试装置，是测试被测试器件的测试装置，其具有：相向配置的第１测试基板及第２测试基板；设置在所述第１测试基板中的与所述第２测试基板对着的面上，用于测试所述被测试器件的第１测试电路；设置在所述第２测试基板中与所述第１测试基板对着的面上，用于测试所述被测试器件的第２测试电路；通过密闭所述第１测试基板及所述第２测试基板之间的空间，将所述第１测试电路及所述第２测试电路密闭在共同的空间内，且在所述的共同的空间内填充冷却材料的密闭部。
【技术特征摘要】
【国外来华专利技术】...
【专利技术属性】
技术研发人员：安高刚，
申请(专利权)人：爱德万测试株式会社，
类型：发明
国别省市：JP
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。