一种复合存储装置，包括分立存储装置和用于控制分立存储装置的桥接装置。桥接装置的存储器被组织成区块，每一个区块都被配置成为具有小于页缓冲区最大物理大小的虚拟页大小。所以只有相应于虚拟页大小的存储在页缓冲区中的数据段传输至区块。区块的虚拟页大小可以通过ＶＰＳ配置命令提供，所述的ＶＰＳ配置命令具有有序的结构，其中包含ＶＰＳ配置码的ＶＰＳ数据字段的位置对应不同的区块，这些区块按照从最低重要性至最高重要性区块的顺序排序。ＶＰＳ配置命令是可变长度的，并且只包括待配置的重要性最高的区块的ＶＰＳ配置码及重要性较低的区块的ＶＰＳ配置码。
【技术实现步骤摘要】
【国外来华专利技术】
技术介绍
半导体存储装置是现有工业和消费电子产品中的重要部件。例如，计算机、移动电话和其它便携式电子设备全部依赖某种形式的存储器来存储数据。很多存储装置能够以商品或分立存储装置的形式得到的，但是对更高集成度和更高输入/输出(I/O)带宽的需求导致了可以与诸如微控制器和其它处理电路之类的系统集成在一起的嵌入式存储器的发展。大多数消费电子产品采用诸如闪速存储装置之类的非易失性装置来存储数据。对闪速存储装置的需求量不断明显加大，因为这些装置很适合于各种各样的需要很大的非易失存储量而又占用很小物理面积的应用。例如，在各种各样的电子消费品中往往会发现闪存，来存储由这些装置使用的数据，比如在数码相机、蜂窝电话、通用串行总线(USB)闪存驱动器和便携式音乐播放器中都可以找到闪存。而且，闪存装置被用作替代硬盘驱动器 (HDD)的固态驱动器(SSDs)。这些便携式装置最适于在形态因子尺寸和重量方面实现最小化。不幸的是，多媒体和SSD应用需要很大的存储量，这会增大它们产品的形态因子尺寸和重量。因此，消费者产品制造商通过限制产品中包含的物理存储量来达到折衷，以保持产品尺寸和重量能够得到消费者接受。此外，虽然闪速存储器的每单位面积密度可能比DRAM或 SRAM要高，但是它的性能一般情况下是有限的，因为它的I/O带宽相对较低，对它的读写吞吐量造成了负面影响。为了满足对存储装置应用日益增加的需求以及存储装置应用无处不在的现状，有必要提供高性能的存储装置，即，具有更高I/O带宽、更高读和写吞吐量和操作灵活性的装置。
技术实现思路
根据本专利技术的第一个方面，提供了一种为半导体装置中的存储器区块配置页大小的方法。所述方法包括标识要配置的存储器区块中的至少一个存储器区块；发出仅包括与所述至少一个存储器区块相应的配置码的命令；和响应于与所述至少一个存储器区块相应的配置码，配置所述至少一个存储器区块的页大小。在一个实施例中，存储器区块被按照重要性最低的存储器区块到重要性最高的存储器区块的顺序排序，并且标识步骤包括标识所述至少一个存储器区块中的重要性最高的存储器区块。在该实施例中，所述至少一个存储器区块中的重要性最高的存储器区块对应于存储器区块中的重要性最低的存储器区块。在该实施例中，发出仅包括与所述至少一个存储器区块相应的配置码的命令可以包括提供与重要性最低的存储器区块对应的第一配置码和与重要性最高的存储器区块对应的最后配置码。而且，发出仅包括与所述至少一个存储器区块相应的配置码的命令可以包括提供与介于重要性最低的存储器区块和重要性最高的存储器区块之间的存储器区块相对应的中间配置码。或者是，发出仅包括与所述至少一个存储器区块相应的配置码的命令包括 按照与存储器区块排序顺序相应的顺序提供第一配置码、中间配置码和最后配置码。在该替代实施例中，在时间上，第一配置码被最先提供，最后配置码被最后提供。 在另一个实施例中，发出仅包括与所述至少一个存储器区块相应的配置码的命令还包括 在第一配置码之前，提供报头，并且报头包括全局装置地址及其后的op码。进一步的，发出仅包括与所述至少一个存储器区块相应的配置码的命令包括在报头开始时驱动选通信号成为第一逻辑电平，在最后配置码结束时驱动选通信号成为第二逻辑电平。在另一个实施例中，配置所述至少一个存储器区块的页大小包括在半导体装置中锁存第一配置码、中间配置码和最后配置码。其中，配置所述至少一个存储器区块的页大小还可以包括在数据总线分时多路传输第一配置码、中间配置码和最后配置码。然后，在半导体装置中锁存第一配置码、中间配置码和最后配置码包括在数据总线上以不同的时间锁存第一配置码、中间配置码和最后配置码中的每一个。或者是，在半导体装置中锁存第一配置码、中间配置码和最后配置码包括在数据总线上与时钟信号的上升沿和下降沿之一同步地锁存第一配置码、中间配置码和最后配置码中的每一个。并且，接收处于第一逻辑电平的选通信号以使能对第一配置码、中间配置码和最后配置码的锁存；接收处于第二逻辑电平的选通信号以禁止对数据总线上的数据的锁存。根据本专利技术的第二个方面，提供了一种用于锁存可变长度命令中页大小配置码的电路。该电路包括数据总线，用于在不同时间段接收与页大小配置码中的至少一个对应的数据；和页大小配置器，与数据总线耦合，用于在不同的时间段锁存数据。所述数据包括与一个页大小配置码对应的部分位数据，或者与一个页大小配置码对应的全部位数据。不同的时间段对应时钟周期，页大小配置器包括寄存器；每个寄存器具有与数据总线相连的输入，用于在不同时钟周期响应脉冲式信号锁存数据。在根据本专利技术第二方面的一个实施例中，页大小配置器包括多米诺激活逻辑，用于响应时钟信号的上升沿和下降沿之一生成脉冲式信号。多米诺激活逻辑可以包括多个彼此串联连接的锁存信号发生器；串联连接的锁存信号发生器被顺序使能，以响应时钟信号的上升沿和下降沿之一生成脉冲式信号。多米诺激活逻辑包括种子信号发生器，用于响应开始信号使能锁存信号发生器中的第一锁存信号发生器。在相应的脉冲信号生成后，每个锁存信号发生器都使能下一个锁存信号发生器。附图说明下面将参照附图以举例的方式对本专利技术进行说明，其中附图IA是一个示例非易失性存储系统的框图；附图IB是用在附图IA的示例存储系统中的分立闪速存储装置的示意图；附图2A是一个示例串行存储器系统的框图；附图2B是用在附图2A的示例存储系统中的分立串行接口闪速存储装置的示意图；附图3A是根据本专利技术的一个实施例具有四个分立存储装置和一个桥接装置的复合存储装置的框图；附图;3B是当前实施例中全局命令的示意图；附图4是按照一种实施方式的桥接装置的框图；附图5是按照一种实施方式的在一个串行互联的存储器系统具有多个连接到存储器控制器的复合存储装置的存储系统的框图；附图6是按照当前实施方式的NAND到高速串联接口桥接装置的框图；附图7是表示按照本专利技术的实施方式的附图6的桥接装置到NAND闪速存储装置的存储映像的框图；附图8A到8C图解说明了使用附图6的桥接装置从一个NAND闪速存储装置中进行的示例读出操作；附图9A、9B、9C和9D图解说明针对附图6的桥接装置的各个存储器区块的示例虚拟页配置；附图10是图解说明按照当前实施方式的VPS配置命令的示意图；附图IlA和IlB是按照当前实施方式的动态长度配置命令的时序图；附图12A是按照当前实施方式的附图6中的VPS配置器的一个实施例示意图；附图12B是图解说明附图12A中VPS配置器操作过程的顺序图；附图13是附图12A中的种子信号发生器的电路原理图；附图14是按照当前实施方式的附图12A中的锁存信号发生器的电路原理图；附图15是按照当前实施方式的在桥接装置中配置存储器虚拟页大小的方法流程图。具体实施例方式总的来说，至少某些实施方式涉及一种复合存储装置，它包括分立的存储装置和用于控制这些分立存储装置的桥接装置，该桥接装置响应于全局存储器控制信号来控制这些分立存储装置，全局存储器控制信号具有与这些存储装置不兼容的格式或协议。这些分立存储装置可以是能用商业手段得到的成品存储装置或者定制存储装置，它们对本机或本地存储器控制信号做出响应。全局和本地存储器控制信号包括各自具有不同格式的命令和命令信号。为了改善复合存储装置相对于分立存本文档来自技高网...
【技术保护点】
１．一种为半导体装置中的存储器区块配置页大小的方法，包括：标识要配置的存储器区块中的至少一个存储器区块；发出仅包括与所述至少一个存储器区块相应的配置码的命令；和响应于与所述至少一个存储器区块相应的配置码，配置所述至少一个存储器区块的页大小。
【技术特征摘要】
【国外来华专利技术】US61/1110132008年11月4日1.一种为半导体装置中的存储器区块配置页大小的方法，包括标识要配置的存储器区块中的至少一个存储器区块；发出仅包括与所述至少一个存储器区块相应的配置码的命令；和响应于与所述至少一个存储器区块相应的配置码，配置所述至少一个存储器区块的页大小。2.按照权利要求1所述的方法，其中存储器区块被按照重要性最低的存储器区块到重要性最高的存储器区块的顺序排序， 并且标识步骤包括标识所述至少一个存储器区块中的重要性最高的存储器区块。3.按照权利要求2所述的方法，其中所述至少一个存储器区块中的重要性最高的存储器区块对应于存储器区块中的重要性最低的存储器区块。4.按照权利要求2所述的方法，其中发出仅包括与所述至少一个存储器区块相应的配置码的命令包括提供与重要性最低的存储器区块对应的第一配置码和与重要性最高的存储器区块对应的最后配置码。5.按照权利要求4所述的方法，其中发出仅包括与所述至少一个存储器区块相应的配置码的命令包括提供与介于重要性最低的存储器区块和重要性最高的存储器区块之间的存储器区块相对应的中间配置码。6.按照权利要求4所述的方法，其中发出仅包括与所述至少一个存储器区块相应的配置码的命令包括按照与存储器区块排序顺序相应的顺序提供第一配置码、中间配置码和最后配置码。7.按照权利要求6所述的方法，其中在时间上，第一配置码被最先提供，最后配置码被最后提供。8.按照权利要求6所述的方法，其中发出仅包括与所述至少一个存储器区块相应的配置码的命令还包括在第一配置码之前，提供报头。9.按照权利要求8所述的方法，其中提供报头包括提供全局装置地址及其后的OP码。10.按照权利要求9所述的方法，其中发出仅包括与所述至少一个存储器区块相应的配置码的命令包括在报头开始时驱动选通信号成为第一逻辑电平，在最后配置码结束时驱动选通信号成为第二逻辑电平。11.按照权利要求7所述的方法，其中配置所述至少一个存储器区块的页大小包括在半导体装置中锁存第一配置码、中间配置码和最后配置码。12.按照权利要求11所述的方法，其中配置所述至少一个存储器区块的页大小还包括在数据总线分时多...
【专利技术属性】
技术研发人员：潘弘柏，
申请(专利权)人：莫塞德技术公司，
类型：发明
国别省市：CA
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。