本发明专利技术提供一种用于经由被测系统的扫描链测试所述被测系统的至少一部分的方法。该方法包括将所述扫描链分解成多个段、生成用于测试所述被测系统的所述部分的指令集，并执行所述指令集以用于测试所述被测系统的所述部分。所述扫描链包括多个元件，并且每段包括所述扫描链的至少一个元件。所述指令集包括多个处理器指令以及多个测试指令，所述多个处理器指令与指令集体系结构（ＩＳＡ）相关。对于所述扫描链的多个段中的每个段，所述测试指令包括对该段执行的至少一个扫描操作。也提供了相关设备。
【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及系统测试领域，更具体地但并不限于涉及生成并控制用于系统测试的指令。
技术介绍
电子电路一般是以印刷电路板(PCB)的形式构建而成，该印刷电路板包括焊接于电路板基板上的多个电子元器件，其中电路板基板具有互连各种设备终端以形成电路的导电迹线。因为PCB以及其实现的电路通常都很复杂，制造商对电路板测试正日益变得自动化。在这方面，电路板测试设备已经由连接到密集PCB的I/O连接器并用于高级自动化功能测试的简单I/O功能测试仪，演化为包括用于和被测试电路板上的所有或者一些电路节点进行电连接的探针引脚以用于执行高级和低级测试的测试固定装置，再演化为不需要外部探查被测试电路板的单个电路节点就能提供PCB自动测试的集成测试设备。电路板和设备中的电路测试一般受到测试自动化工具(Testing Automation Tools)的控制，该测试自动化工具支持从定义测试算法到实际测试操作的处理所需的步骤。为了便于测试自动化，测试资源经常嵌入在电路板和设备中，并可以利用通常称为测试访问端口(TAP)的标准化接口进行访问。这样会造成对于引脚数以及合理资源访问和管理的限制。通常，大多数现有标准提供能用于描述被测系统(SUT :SyStem under test)内资源的一种或多种语言，这些资源能用作测试自动化工具的输入。这些测试自动化工具能应用他们自己的算法以便生成利用TAP的测试序列。然后，由测试控制单元(TCU :Test Control Unit)使用这些测试序列以控制TAP并执行测试操作。测试操作的特征和性能取决于这些因素中的每一个，即，访问标准、数据格式以及TCU实施。联合测试行动组(JTAG)已开发出命名为IEEE 1149. 1的电路板测试标准。IEEE 1149. 1指定用于测试电路板的测试访问端口(TAP)。IEEE 1149. 1支持经由被测试电路板上包括的测试设备来对硬件的边界扫描(BQ测试。边界扫描测试包括在软件的控制下控制和监视JTAG可兼容设备的边界引脚以提供超过其他情况下所能达到的测试覆盖率。而且，正在对指令JTAG(IJTAG)进行标准化(命名为P1687)，来克服与从板级JTAG至片级 JTAG的转换相关联的现有JTAG局限性。自动测试生成(ATG =Automated Test Generation)工具能使用 JTAG 和 IJTAG 来测试芯片和电子设备。JTAG提供简单的5线TAP，其能使用最少的负载串行访问芯片内所实施的资源。然后将访问构架描述成诸如边界扫描描述语言(BSDL)的特定语言，这种特定语言能被许多商用TGT用于生成测试矢量。这些测试矢量一般以称为串行矢量格式(SVF) 的格式保存，这样提供1149. ITAP基本操作的高级描述。对于SVF更复杂的替换是STAPL， 该STAPL扩展SVF的矢量操作以允许对测试矢量的基本流程控制(if-then-else)以及算术操作。遵从JTAG的TAP接收来自SVF或STAPL播放器的命令，并生成能以后离线解释的简单Go/NoGo结果。遗憾的是，这些现有的方法具有许多限制。第一个限制在于数据格式，因为测试播放器对于被测系统一无所知，因此，只能执行最基本的操作。第二个限制在于不支持(本地或远程的)交互性测试；而是任何测试结果必须离线检查。而且，这些现有方法是依赖实施的并一般具有专有性。
技术实现思路
通过用于经由被测系统的扫描链测试被测系统的一部分的方法和设备能解决现有技术中的各种缺陷。在一个实施例中，提供一种用于经由被测系统的扫描链测试所述被测系统的一部分的方法。该方法包括将所述扫描链分解成多个段，生成用于测试所述被测系统的所述部分的指令集，并执行所述指令集以用于测试被测系统的所述部分。扫描链包括多个元件，并且每个段包括所述扫描链的至少一个元件。指令集包括多个处理器指令以及多个测试指令，所述多个处理器指令与指令集体系结构(ISA)相关。对于所述扫描链的多个段中的每段，所述测试指令包括对该段执行的至少一个扫描操作。在一个实施例中，提供一种用于经由被测系统的扫描链测试所述被测系统的一部分的设备。所述设备包括将所述扫描链分解成多个段的装置、生成用于测试所述被测系统的所述部分的指令集的装置、执行所述指令集以用于测试所述被测系统的所述部分的装置。所述扫描链包括多个元件，以及每个段包括所述扫描链的至少一个元件。所述指令集包括多个处理器指令以及多个测试指令，所述多个处理器指令与指令集体系结构(ISA)相关。对于所述扫描链的多个段的每段，所述测试指令包括对该段执行的至少一个扫描操作。附图说明结合附图，通过考虑以下详细描述，能够容易理解本专利技术的教导，在附图中图1示出了包括测试系统和被测系统的系统测试环境的高级框图；图2示出了图1的测试系统的一个实施例的高级框图，包括协作生成用于被测系统的测试指令的测试生成工具和软件编译器；图3示出了图1的测试系统的一个实施例的高级框图，包括协作生成用于被测系统的测试指令的测试生成工具和软件编译器；图4A-4E示出了利用SPARC V8 ISA实施TISA,说明用于利用SPARC V8 ISA实施 TISA的指令编码的细节；图5示出了利用SPARC V8 ISA实施TISA,说明用于利用SPARC V8 ISA实施TISA5的示例性TISA结构；图6示出了支持交互测试能力的基于TISA测试环境的实施例；图7示出了图6的基于TISA测试环境的示例性实施例；图8示出了用于执行图5A的被测系统的传送-接收信道的优化的示例性程序结构；图9示出了用于修改适配处理器的指令集体系结构(ISA)流以形成测试指令集体系结构(TISA)流程的方法的一个实施例；图10示出了用于生成适用于测试至少部分被测系统的指令的方法的一个实施例；图IlA示出了用于生成适用于测试至少部分被测系统的指令的方法的一个实施例；图IlB示出了用于生成适用于测试至少部分被测系统的指令的方法的一个实施例；图12示出了 TISA处理器体系结构的示例性实施例；图13示出了利用多个处理器提供系统测试能力的测试处理器体系结构的示例性实施例；图14示出了测试协处理器体系结构的示例性实施例；图15示出了测试辅助处理器体系结构的示例性实施例；图16示出了能由TISA处理器使用的示例性寄存器集合；图17示出了被测系统的高级框图，说明被测系统的示例性扫描链的示例性分解；图18示出了利用扫描链的扫描段层抽象经由被测系统的扫描链用以测试部分被测系统的方法的一个实施例的高级框图；以及图19示出了适用于执行在此所述功能中的计算机的高级框图；为便于理解，在可能的情况下，使用相同的附图标记来指示附图中相同的元件。具体实施例方式提供各种系统测试能力用于执行被测系统(SUT system under test)的测试。在一个实施例中，提供了测试指令集体系结构(TISA)。提供TISA用于执行系统测试。TISA将计算机科学能力与系统测试能力相结合以提供改进的系统测试能力，包括交互测试能力、远程测试能力和在此所述的各种其他能力。通过利用系统测试能力适配基于软件的指令集体系结构(ISA)形成TISA。基于软件的ISA能使用任一合适的软件编程语言 (例如，C++、Java等，及其各种组合)并能使本文档来自技高网...
【技术保护点】
１．一种用于对包括扫描链的被测系统的一部分进行测试的方法，包括：将所述扫描链分解为多个段，其中所述扫描链包括多个元件，其中每段包括所述扫描链的至少一个元件；生成用于测试所述被测系统的所述部分的指令集，其中所述指令集包括多个处理器指令以及多个测试指令，所述多个处理器指令与指令集体系结构（ＩＳＡ）相关，其中，对于所述扫描链的多个段中的每段，所述测试指令包括对该段执行的至少一个扫描操作；以及执行所述指令集以用于测试所述被测系统的所述部分。
【技术特征摘要】
【国外来华专利技术】...
【专利技术属性】
技术研发人员：苏雷什·戈雅尔，
申请(专利权)人：阿尔卡特朗讯，
类型：发明
国别省市：FR
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。