【技术实现步骤摘要】
本专利技术属于超大规模集成电路设计、测试
，涉及一种用于测试的串行电路，具体涉及一种总线式测试节点链系统。
技术介绍
在集成电路芯片的设计过程中，工程师通常会根据需要在关键的节点附近留下测试金属点(Test-pad)，这些测试金属点在芯片制造过程时，可以使其裸露在晶圆表面。在芯片测试过程时，测试工程师可以使用测试探针，直接探测这些测试金属点来观察芯片内部关键节点的信号状态，以便对芯片静态和动态行为进行观测和调试，提高调试效率和准确性，缩短调试周期和产品的整体开发周期。通常情况下，实现这种可测试设计的原理图如图1所示。Si，S2，S3. . . Sn是待测节点，TP是测试金属点，中间有一个驱动器。驱动器的主要功能是隔离测试金属点和待测节点，同时也提供一定的驱动能力，以便观察信号。随着电路设计越来越复杂，需要观察的节点(待测节点)也越来越多。就出现了以下问题(1)在设计阶段实现这种可测性也越来越复杂。一方面需要考虑每一个测试金属点的大小以使得测试探针能够插入，这个消耗设计时间，也消耗芯片的布线资源；另一方面需要考虑每一个测试金属点在芯片上的位置以使得测试探针方...
【技术保护点】
１．总线式测试节点链系统，针对Ｎ个待测节点，其特征在于：该总线式测试节点链系统包括分别连接至Ｎ个待测节点的Ｎ个测试信号驱动器和用以选通所述Ｎ个测试信号驱动器的测试移位控制器；所述测试信号驱动器包括寄存器和三态缓冲器，所述测试移位控制器的输出端通过串行时钟信号线和串行移位数据线依次串接各个测试信号驱动器的寄存器，所述三态缓冲器具有信号输入端、数据选通端、信号输出端，其中，信号输入端接至该测试信号驱动器相应的待测节点，数据选通端与相应的寄存器的串行移位数据输出端连接；Ｎ个三态缓冲器的信号输出端均接至测试信号总线，所述测试信号总线的末端设置最终测试金属点。
【技术特征摘要】
【专利技术属性】
技术研发人员：江喜平，冯晓茹，
申请(专利权)人：山东华芯半导体有限公司，
类型：发明
国别省市：88
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。