贯穿衬底的通路制造技术

提供用于形成贯穿通路的方法和设备，例如，提供一种在包括衬底的半导体晶片的一部分中形成通路的方法。该方法包括：形成围绕衬底的第一部分的沟槽，使得第一部分与衬底的第二部分分离；在第一部分中形成贯穿衬底的孔；以及在孔中形成第一金属。沟槽贯穿衬底延伸。第一金属从衬底的前表面延伸到衬底的后表面。通路（２４０）包括孔和第一金属。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术大体上涉及集成电路和插接器。更具体地，本专利技术涉及形成在集成电路中的贯穿晶片衬底的通路(via)和插接器。
技术介绍
插接器(interposer)是裸芯或集成电路(IC)，其用于其它裸芯、IC之间或者裸芯或IC与封装衬底之间的界面走线。插接器可以包括布线、贯穿通路以及焊垫(pad)。此外， 插接器可以包括有源电子器件或电路。传统的贯穿通路是完全贯穿半导体晶片或者裸芯延伸的通路，并且连接到晶片或者裸芯的前表面和后表面上的接触。硅晶片或者裸芯内的贯穿通路被称为贯穿硅通路(TAV)。三维IC可以包括多个依次堆叠的减薄裸芯，并且裸芯间连接包括贯穿通路。三维 IC具有高密度和高性能，并且能够节约成本。包括器件或者电路的传感器及其它IC可接合到插接器上，插接器包括贯穿通路以连接到传感器和有源IC中的节点。例如，节点可连接到封装衬底或者其它器件和电路。传统的贯穿通路包括通过从晶片的前表面蚀刻到晶片中形成的贯穿晶片或裸芯的孔。传统的贯穿通路在于晶片的前表面上形成布线、器件或者电路之前形成，或者，作为选择，传统的贯穿通路在于晶片的前表面上形成布线、器件或者电路之后形成，并且包括贯穿布线、器件或者电路的孔。
技术实现思路
本专利技术的原理提供例如在布线、器件或电路已经制备在衬底的前表面上之后从晶片衬底的后侧形成的贯穿衬底的通路，并且可选地，衬底已经被减薄。本专利技术的一个方面例如为贯穿衬底延伸且围绕贯穿衬底的通路但与其分离的隔离沟槽。沟槽将衬底的至少一部分分离成岛部和主要部分。贯穿衬底的通路形成在岛部中。岛部通过沟槽与主要部分电性隔1 °例如，根据本专利技术的一个方面，提供一种用于在包括衬底的半导体晶片的一部分中形成通路的方法。该方法包括形成围绕衬底的第一部分的沟槽，使得第一部分与衬底的第二部分分离；在第一部分中形成贯穿衬底的孔；以及在孔中形成第一金属。沟槽贯穿衬底延伸。第一金属从衬底的前表面延伸到衬底的后表面。通路包括孔和第一金属。根据本专利技术的另一方面，提供一种通路结构。该通路结构形成在包括衬底的半导体晶片的一部分中。该通路结构包括衬底的第一部分、贯穿衬底且位于第一部分中的孔以及孔中的第一金属。沟槽围绕第一部分，使得第一部分与衬底的一部分分离。沟槽贯穿衬底延伸。第一金属从衬底的前表面延伸到衬底的后表面。本专利技术的优点例如为通路贯穿衬底延伸且连接到在通路正上方的晶片的一部分中预先形成的布线、器件或者电路，从而实现位于通路上方的布线、器件和电路。例如，允许半导体传感器像素通过有源像素下方的通路进行后接触。此外，本专利技术的优点包括节约半导体面积，从而节约成本。根据以下结合附图对本专利技术的示例性实施例的详细说明，本专利技术的这些和其它特征、目的和优点将变得更明显。附图说明图1表示根据本专利技术实施例的包括衬底和前表面层的半导体晶片的截面；图2表示根据本专利技术第一实施例的形成沟槽、岛和孔之后的晶片的截面；图3示出根据本专利技术第一实施例的形成内衬(liner)和籽晶层之后的晶片的截图4示出根据本专利技术第一实施例的通过电镀式金属镀层在孔和沟槽内形成金属之后的晶片的截面；图5示出根据本专利技术第一实施例的形成蚀刻后金属镀层之后的晶片的截面；图6示出根据本专利技术第一实施例的电介质已经形成在沟槽和孔内之后的晶片的截面；图7表示根据本专利技术第一实施例的从衬底的后表面去除金属镀层和籽晶层之后的晶片的截面；图8表示根据本专利技术第二实施例的形成沟槽和岛之后的晶片的截面；图9表示根据本专利技术第二实施例的电介质已经形成在沟槽中的晶片的截面；图IOA表示根据本专利技术第二实施例的形成孔之后的晶片的截面；图IOB表示根据可选第二实施例的形成孔之后的晶片的截面，在该可选第二实施例中通过蚀刻衬底的所有岛部分形成孔；图11表示根据本专利技术第二实施例的在孔中形成金属之后的晶片的截面；图12详述根据本专利技术一般实施例的用于形成贯穿通路的一般方法的步骤；图13详述根据本专利技术第一实施例的用于形成贯穿通路的第一方法的步骤；图14详述根据本专利技术第二实施例的用于形成贯穿通路的第二方法的步骤；图15示出根据本专利技术实施例的连接到前接触并连接到后接触的本专利技术的通路的截面，其中后接触连接到焊垫；图16是图示根据本专利技术实施例的示例性封装集成电路的截面图。 具体实施例方式应该理解，术语通路在这里用于表示贯穿衬底的通路，也就是从衬底的前表面到衬底的后表面贯穿晶片的衬底延伸的通路。在硅衬底上镀铜可通过包括沉积内衬和籽晶层的金属镶嵌(damascene)电镀工艺进行。内衬用作第二铜镀金属与硅之间的扩散屏障(diffusionbarrier)。内衬可以包括氮化钽/钽(TaN/Ta)双层。籽晶层可包含铜。内衬和籽晶层可通过物理气相沉积(PVD) 来沉积。籽晶层用作电镀的阴极。可选地，少量的有机材料可添加到籽晶层，以提高镀覆速率。添加有机材料允许不同速率的镀覆、超填充、超保形(super-conformal)或者自下至上镀覆。晶片包括衬底，并且可选地包括前表面层。衬底包括例如硅或者其它半导体晶片衬底。前表面层包括例如形成在衬底上的布线、器件以及电路。可选地，前表面层可不包括布线、器件或者电路。布线、器件以及电路可全部位于前表面层中，或者部分位于前表面层中且部分位于衬底中。例如，场效应晶体管可具有位于衬底中的源极、漏极以及沟道区域和位于前表面层中的栅极、栅极绝缘体以及接触。应该注意，布线、器件和电路全部位于衬底中也是可行的。前侧沟槽有时形成在衬底中。前侧沟槽从衬底的靠近前表面层的表面延伸而形成。前侧沟槽可在形成前表面层之前形成。可选地，前侧沟槽可在形成前表面层之后形成， 通常包括贯穿前表面层的蚀刻。例如，前侧沟槽可用于电隔离，诸如浅沟槽隔离(STI)，或者用于沟槽动态随机存取存储器(DRAM)单元。本专利技术特别关注至少部分填充有如二氧化硅的绝缘体并且邻接根据本专利技术的方法形成的通路的前侧沟槽。这样的前侧沟槽被视为延伸进入衬底的前表面层的延伸，从而称为延伸沟槽。因此，延伸沟槽被视为前表面层的部分，而不是衬底的部分。在这种情况下， 衬底的前表面不是共平面的，而是位于一个以上的几何平面上。衬底前表面的第一部分包括衬底的除去邻接延伸沟槽的任何衬底表面之外的前表面。衬底前表面的第一部分位于第一平面内。衬底前表面的第二部分是邻接延伸沟槽底部的衬底表面。衬底前表面的第三部分是邻接延伸沟槽侧面的衬底表面。延伸沟槽可包括例如用于STI的沟槽。例如，衬底可包括或不包括除了第一半导体层之外的层。除了第一半导体层之外的层典型地是附着于第一半导体层后表面的层。例如，绝缘体上硅(SOI)晶片包括层叠在绝缘体层顶部的第一硅半导体层，其任选地层叠在第二硅层顶部。绝缘体包括例如二氧化硅或者蓝宝石。对于包括除了第一半导体层之外的层的晶片，本专利技术某些实施例的衬底不包括除了第一半导体层之外的层。对于本专利技术的其它实施例，衬底不包括除了第一半导体层之外的一层或更多层。衬底可以是导电的，也可以是不导电的，或者可以包括或不包括导电的部分。在半导体衬底上形成布线、器件以及电路的方法是集成电路及其制造领域中已知的。本专利技术的一个方面例如为在晶片已经被处理并且可选地减薄之后从晶片的后侧形成贯穿衬底的通路(通路孔)。在晶片的衬底部分的前表面之上，该处理已经形成例如在前表面层上的布线、器件和/或本文档来自技高网...

【技术保护点】
１．一种在包括衬底的半导体晶片的一部分中形成通路的方法，该方法包括以下步骤：形成围绕所述衬底的第一部分的沟槽，使得所述第一部分与所述衬底的第二部分分离，其中所述沟槽贯穿所述衬底延伸；在所述第一部分中形成贯穿所述衬底的孔；以及在所述孔中形成第一金属，其中所述第一金属从所述衬底的前表面延伸到所述衬底的后表面，并且其中所述通路包括所述孔和所述第一金属。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：B韦伯，
申请(专利权)人：国际商业机器公司，
类型：发明
国别省市：US