本发明专利技术属于射频无线接收机集成电路技术领域，具体涉及一种具有宽锁定范围的次谐波注入锁定压控振荡器。该压控振荡器包括：片上电感电容谐振器、由2个NMOS管交叉耦合连接而成的负阻产生器、用来对振荡频率进行粗调谐的数字控制电容阵列、用来对振荡频率进行细调谐的具有线性化特性的可变电容阵列、注入对管、脉冲产生电路。通过将两级脉冲产生电路进行级联，最终在一个参考时钟周期内得到四个脉宽等于的输出信号半个周期的窄脉冲，称这种方法为四沿注入。相对于传统的双沿注入方式，本发明专利技术可以有效的增加注入信号目标谐波的幅度，增大压控振荡器的锁定范围，可应用于无线接收机频率综合器中。
【技术实现步骤摘要】
本专利技术属于射频无线接收机集成电路
，具体涉及一种应用于无线接收机频率综合器中的宽锁定范围的次谐波注入锁定压控振荡器。
技术介绍
在很多如高性能模数转换器(ADC)、数据通信和射频接收/发射器等应用中往往需要低相位噪声(Phase Noise)和低相位抖动的稳定时钟。一般情况下，该时钟电路往往采用锁相环结构(PLL)。在传统PLL结构中，带内相噪主要是由参考时钟、鉴频鉴相器(PFD) 和电荷泵(Charge Pump)决定的，而带外相噪主要是由压控振荡器(VCO)决定的。为了得到最优的输出相噪，可以通过选择合适的环路带宽来实现。但是，很多通信标准对环路带宽是有限制的，而且为了保证环路的稳定性环路带宽不能太大。因此，仅仅通过选择环路带宽来优化PLL整体的噪声性能不适用于高频应用。对于一个次谐波注入锁定VCO来说，在锁定范围的相噪满足如下关系^PLL = + 2OlogioN⑴其中为注入信号的相噪，N为VCO输出信号和注入信号的频率比。利用次谐波注入锁定技术的这一特性，可以降低PLL输出信号的时钟抖动(jitter)。但是次谐波注入锁定的锁定范围很窄，芯片制造过程中的工艺偏差和温度偏差严重影响注入锁定VCO工作的稳定性。
技术实现思路
本专利技术的目的在于提供一种具有宽锁定范围的次谐波注入锁定压控振荡器。本专利技术提供的压控振荡器，主要包括如下结构(1)一个片上电感电容(LC)谐振器；(2)—个由第一晶体管Ml和第二晶体管M2交叉耦合连接而成的负阻产生器；(3)用来对振荡频率进行粗调谐的数字控制电容阵列(DCCA)；(4)用来对振荡频率进行细调谐的具有线性化特性的可变电容阵列(VA)；(5)由第三晶体管M3和第四晶体管M4组成的注入对管；(6)脉冲产生电路(PulseGenerator)ο其中，第一晶体管Ml的栅极和漏极分别接压控振荡器的输出端VP和VN，第二晶体管M2的栅极和漏极分别接压控振荡器的输出端VN和VP。第一晶体管Ml和第二晶体管M2的源极共同接到第一电流镜Il的漏极。第三晶体管M3的漏极接压控振荡器的输出端VP，第四晶体管M4的漏极接压控振荡器的输出端VN，第四晶体管M4和第三晶体管M3的源极共同连接到第二电流镜12的漏极。第一偏置电阻RBl的一端接直流电平VB，另一端接晶体管M4的栅极。第二偏置电阻RB2的一端接直流电平VB，另一端接第三晶体管M3的栅极。参考信号经过脉冲产生电路得到的脉冲信号，先通过隔直电容CB，再输入到第四晶体管M4的栅极。用来对频率进行粗调谐的数字控制电容阵列(DCCA)的两端分别接压控振荡器的输出端VP和VN。具有线性化特性的可变电容阵列(VA)的两端分别接压控振荡器的输出端 VP 禾口 VN0本专利技术中，脉冲产生电路的输出通过注入对管注入到压控振荡器中。如果注入锁定能够发生，那么在锁定范围内VCO的相噪满足如下关系Xpii = Lw + 20 Iog10 ,其中Linj为注入信号的相噪，N为vco输出信号和注入信号的频率的比值。本专利技术中，通过数字控制电容阵列实现较宽频率范围的覆盖，并能够通过数字控制字选择不同的调谐曲线。本专利技术中，数字控制电容阵列(DCCA)可由三组偏置在不同电压下累积型MOS电容并联组成(见图3)，可提高调谐曲线的线性度，减少AM-FM调制和Ι/f噪声的上变频，增加调谐曲线的可用范围。本专利技术中，通过采用单端注入的方式实现偶次次谐波注入。本专利技术中，脉冲产生电路采用两级级联的方式(见图4)，在一个参考时钟周期内得到四个脉宽等于VCO输出信号半个周期的脉冲，简称为四沿注入。这种注入方法可以增大注入信号目标谐波的幅度和锁定范围。本专利技术中，脉冲产生电路中的延迟单元采用电容并联的延迟结构(图6)，延迟时间随着控制电压的升高而增加。本专利技术的主要改进在于，采用两级脉冲产生电路级联的方式，实现四沿注入。增加了注入信号目标谐波的幅度，相应地增加了锁定范围，提高了注入锁定压控振荡器工作的稳定性。本专利技术的次谐波注入锁定压控振荡器可以有效的降低锁相环输出信号的相位抖动 (jitter)，可应用于无线接收机频率综合器中。附图说明图1为本专利技术的具有宽锁定范围的压控振荡器的结构图示。图2为具有线性化功能的可变电容阵列(VA)图示。图3数字控制电容阵列(DCCA)的单元结构图示。图4本专利技术提出的四沿脉冲产生电路结构。图5双沿脉冲产生电路结构。图6延迟单元电路。图7四沿脉冲产生电路时序图。图8 (a)双沿注入锁定范围；(b)四沿注入锁定范围。图9相噪对比图。具体实施例方式下面结合附图进一步说明本专利技术的原理和实施方式。如图1所示，本专利技术的注入锁定压控振荡器采用的是尾电流偏置的NMOS压控振荡器结构。其中电感采用的是中心抽头的差分电感；交叉耦合管Ml和M2 (为2个NMOS管) 提供负阻，抵消掉LC谐振腔的等效寄生电阻以维持振荡。细调谐是通过具有线性化功能的可变电容阵列(VA)来实现的。传统的累积型MOS电容的特性曲线具有非线性，导致调谐曲线的可用的范围减少，同时也引入了 AM-FM的相位噪声。为了解决这一问题，将三组分别偏置在1. 2V、0. 6V和OV的可变电容并联起来(如图2所示)。这样便使得在控制电压Vctrl 从0变化到1.2V的范围内，调谐曲线的斜率，也就是Kvco保持恒定。为保证振荡器能够覆盖一定的频率范围，同时又防止Kvco太大而恶化相位噪声。往往采用数字控制电容阵列 (DCCA)，将全部的频带分为多个子带，通过数字控制字来选择每一个子带。本专利技术采用的 DCCA单元的结构，如图3所示，其中MC1-MC4为偏置管，MC5-MC6为开关管，Ccl_Cc2为DCCA 单元所控制的接入LC谐振腔的电容。MCl和MC2的源极接电源，栅极连接在一起接控制电压，漏极分别接开关管MC5的源极和漏极。MC3和MC4的源极接地，栅极连接在一起接控制电压，漏极分别接开关管的MC5的源极和漏极。MC5和MC6的栅极接控制电压，MC5的源极和漏极分别同MC6的漏极和源极连接在一起。电容Ccl的一端接压控振荡器的输出VP，另一端接MC5的源极。电容Cc2的一端接压控振荡器的输出VN，另一端接MC5的漏极。当控制电压为高电平时，MC5-MC6打开，MC3-MC4将开关管的源极和漏极偏置为低电平，进一步减小了开关管的导通电阻，以提高LC谐振腔的等效Q值。当控制电压为低电平时，MC5-MC6 关断，MC1-MC2将开关管的源极和漏极偏置为高电平，防止LC谐振腔Q值的恶化。图4为本专利技术提出的四沿脉冲产生电路，跟传统的双沿脉冲产生电路(如图5所示)类似，都是由延迟单元和异或门构成。不同的是，本专利技术采用两级脉冲产生电路级联的方式，一个参考时钟周期内实现了四次脉冲注入，提高了相应谐波的幅度。而锁定范围由如下关系权利要求1.一种具有宽锁定范围的次谐波注入锁定压控振荡器，其特征在于包括(1)一个片上电感电容谐振器；(2)—个由第一晶体管(Ml)和第二晶体管(M2)交叉耦合连接而成的负阻产生器；(3)用来对振荡频率进行粗调谐的数字控制电容阵列(DCCA)；(4)用来对振荡频率进行细调谐的具有线性化特性的可变电容阵列(VA)；(5)由第三晶体管(M3)和第四晶体管(M4)组成的注入对管；(6)脉冲产生电路。2 根本文档来自技高网...
【技术保护点】
１．一种具有宽锁定范围的次谐波注入锁定压控振荡器，其特征在于包括：（１）一个片上电感电容谐振器；（２）一个由第一晶体管（Ｍ１）和第二晶体管（Ｍ２）交叉耦合连接而成的负阻产生器；（３）用来对振荡频率进行粗调谐的数字控制电容阵列（ＤＣＣＡ）；（４）用来对振荡频率进行细调谐的具有线性化特性的可变电容阵列（ＶＡ）；（５）由第三晶体管（Ｍ３）和第四晶体管（Ｍ４）组成的注入对管；（６）脉冲产生电路。
【技术特征摘要】
【专利技术属性】
技术研发人员：李巍，廉琛，张楷晨，李宁，任俊彦，
申请(专利权)人：复旦大学，
类型：发明
国别省市：31
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。