本发明专利技术提供一种超结纵向双扩散金属氧化物场效应管的终端结构，包括兼做漏区的N型重掺杂硅衬底，在N型重掺杂硅衬底的背面设置有漏极金属，在N型重掺杂硅衬底的正面设有N型掺杂硅外延层，在N型掺杂硅外延层的正面设有P型掺杂硅柱状区域和N型掺杂硅柱状区域，P型掺杂硅柱状区域和N型掺杂硅柱状区域交替排列；终端结构的一部分硅表面区域之上设有连续二氧化硅层，终端结构的其余部分硅表面之上设有可动离子阻断结构，可动离子阻断结构为若干个间距排列的局部二氧化硅层。终端结构中设有可动离子阻断结构，能够有效防止可动离子的移动，提高器件抗可动离子玷污的能力。
【技术实现步骤摘要】
本专利技术涉及一种适用于硅制超结纵向双扩散金属氧化物场效应晶体管 (Superjunction VDMOS,即超结VDM0S)，尤其涉及在高温反偏条件下具有高可靠性的硅制超结VDMOS的终端结构，属于半导体功率器件
技术介绍
目前，功率器件在日常生活、生产等领域的应用越来越广泛，特别是功率金属氧化物半导体场效应晶体管，由于具有较快的开关速度、较小的驱动电流、较宽的安全工作区， 因此受到了众多研究者们的青睐。如今，功率器件正向着提高工作电压、增加工作电流、减小导通电阻和集成化的方向发展。超结的专利技术是功率金属氧化物半导体场效应晶体管技术上的一个里程碑。功率器件不仅在国防、航天、航空等尖端
倍受青睐，在工业、民用家电等领域也同样为人们所重视。随着功率器件的日益发展，其可靠性也已经成为人们普遍关注的焦点。功率器件为电子设备提供所需形式的电源和电机设备提供驱动，几乎一切电子设备和电机设备都需用到功率器件，所以对器件可靠性的研究有着至关重要的意义。可靠性的定义是产品在规定的条件下和规定的时间内，完成规定功能的能力。所谓规定的条件，主要指使用条件和环境条件；使用条件是指那些将进入到产品或材料内部而起作用的应力条件，如电应力、化学应力和物理应力。可靠性试验的范围非常广泛，其目的是为了考核电子元器件等电子产品在储存、运输和工作过程中可能遇到各种复杂的机械、环境条件。由于功率器件的应用场合，高温高压条件下的可靠性显得尤为重要，高温反偏 (High Temperature Reverse bias, HTRB)测试正是为了评估功率芯片在高温反偏条件下的使用寿命以及可靠性所进行的一种可靠性测试；在高温高压条件下由封装引入的可动离子(主要是纳离子)会有一定几率穿过功率器件芯片的钝化层和介质层进入到硅与二氧化硅的界面，这些可动离子会改变功率器件的硅表面电场分布使器件的耐压退化。因此，降低功率器件在高温反偏测试下的耐压敏感度有着极其重要的意义。
技术实现思路
本专利技术的目的是克服现有技术存在的不足，提供一种超结纵向双扩散金属氧化物场效应晶体管的终端结构，终端结构能够抑制可动离子从终端区穿过过渡区向有源区漂移，提高晶体管抗可动离子沾污的能力。本专利技术的目的通过以下技术方案来实现超结纵向双扩散金属氧化物场效应管的终端结构，特点是包括兼做漏区的N型重掺杂硅衬底，在N型重掺杂硅衬底的背面设置有漏极金属，在N型重掺杂硅衬底的正面设有N 型掺杂硅外延层，在N型掺杂硅外延层的正面设有P型掺杂硅柱状区域和N型掺杂硅柱状区域，P型掺杂硅柱状区域和N型掺杂硅柱状区域交替排列；终端结构的一部分硅表面区域之上设有连续二氧化硅层，终端结构的其余部分硅表面之上设有可动离子阻断结构，可动离子阻断结构为若干个间距排列的局部二氧化硅层。进一步地，上述的超结纵向双扩散金属氧化物场效应管的终端结构，其中，所述局部二氧化硅层的设置方式为每个局部二氧化硅层平行排列且间隔分布，每个局部二氧化硅层贯穿全部交替排列的P型掺杂硅柱状区域和N型掺杂硅柱状区域的表面。本专利技术技术方案突出的实质性特点和显著的进步主要体现在本专利技术通过在超结VDMOS的终端结构硅表面设置可动离子阻断结构能够抑制可动离子由超结VDMOS的终端结构区域向芯片中心区域移动。在阻断结构附近电场线比较密集， 从而电场强度较大；相对于其它区域，在阻断结构附近电场强度大小会有局部的峰值(以下称为峰值电场)。当可动离子移动到阻断结构附近时，受到峰值电场的作用，可动离子将被固定在阻断结构附近某处，不再继续移动。因此，设置在超结VDMOS终端结构表面的阻断结构能够抑制可动离子的移动，从而达到提高超结VDMOS抗可动离子沾污的能力。附图说明下面结合附图对本专利技术技术方案作进一步说明图1 超结纵向双扩散金属氧化物场效应管的终端结构位于芯片中的位置示意图； 图2 超结纵向双扩散金属氧化物场效应管的终端结构的俯视示意图； 图3 图2中超结纵向双扩散金属氧化物场效应管的终端结构沿AA’方向的剖面图； 图4 图2中超结纵向双扩散金属氧化物场效应管的终端结构沿BB’方向的剖面图； 图5 图2中超结纵向双扩散金属氧化物场效应管的终端结构沿CC’方向的剖面图； 图6 图2中超结纵向双扩散金属氧化物场效应管的终端结构的一种变型结构的俯视示意图。具体实施例方式如图1所示，超结纵向双扩散金属氧化物场效应晶体管的终端结构1位于过渡区 2周围，过渡区2包围原胞区3。图2为终端结构的部分的俯视示意图，其中沿AA’、BB’、CC’的剖面示意图分别如图3、图4、图5所示。如图2 5所示，超结超结纵向双扩散金属氧化物场效应晶体的管终端结构，包括兼做漏区的N型重掺杂硅衬底4，在N型重掺杂硅衬底4背面设置有漏极金属10，在N型重掺杂硅衬底4上设有N型掺杂硅外延层5，在N型掺杂硅外延层5上设有P 型掺杂硅柱状区域6和N型掺杂硅柱状区域7，P型掺杂硅柱状区域6和N型掺杂硅柱状区域7交替排列，终端结构1的第一硅表面区域11之上设有连续二氧化硅层8，终端结构 1的第二硅表面区域12之上设有可动离子阻断结构，所述可动离子阻断结构为局部二氧化硅层9，由于局部二氧化硅层9和硅的交界处存在峰值电场，移动到局部二氧化硅层9和硅交界处的可动离子受到峰值电场的作用会停止移动，局部二氧化硅9的设置方式为每个局部二氧化硅层平行排列且间隔一定距离，每个局部二氧化硅层贯穿全部交替排列的P型掺杂硅柱状区域6和N型掺杂硅柱状区域7的表面。如图6所示，根据上述实施方式的一种变型结构为终端结构1的第三硅表面区域 13之上设有连续二氧化硅层8，终端结构1的第四硅表面区域14之上设有局部二氧化硅层9，局部二氧化硅层9的设置方式为每个局部二氧化硅层平行排列且间隔一定距离，每个局部二氧化硅层不贯穿全部交替排列的P型掺杂硅柱状区6域和N型掺杂硅柱状区域7的表面。综上所述，本专利技术通过在超结VDMOS的终端结构硅表面设置可动离子阻断结构能够抑制可动离子由超结VDMOS的终端结构区域向芯片中心区域移动。在阻断结构附近电场线比较密集，从而电场强度较大；相对于其它区域，在阻断结构附近电场强度大小会有局部的峰值(以下称为峰值电场)。当可动离子移动到阻断结构附近时，受到峰值电场的作用，可动离子将被固定在阻断结构附近某处，不再继续移动。因此，设置在超结VDMOS终端结构表面的阻断结构能够抑制可动离子的移动，从而达到提高超结VDMOS抗可动离子沾污的能力。需要理解到的是以上所述仅是本专利技术的优选实施方式，对于本
的普通技术人员来说，在不脱离本专利技术原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本专利技术的保护范围。权利要求1.超结纵向双扩散金属氧化物场效应管的终端结构，其特征在于包括兼做漏区的N 型重掺杂硅衬底(4)，在N型重掺杂硅衬底(4)的背面设置有漏极金属(10)，在N型重掺杂硅衬底(4)的正面设有N型掺杂硅外延层(5)，在N型掺杂硅外延层(5)的正面设有P型掺杂硅柱状区域(6)和N型掺杂硅柱状区域(7)，P型掺杂硅柱状区域(6)和N型掺杂硅柱状区域(7)交替排列；终端结构的一部分硅表面区域之上设有连续二氧化硅层(8)，终端结构的其余部分硅表面之上设有可动离子阻断结构，可动离子阻断结构为若干个本文档来自技高网...
【技术保护点】
１． 超结纵向双扩散金属氧化物场效应管的终端结构，其特征在于：包括兼做漏区的Ｎ型重掺杂硅衬底（４），在Ｎ型重掺杂硅衬底（４）的背面设置有漏极金属（１０），在Ｎ型重掺杂硅衬底（４）的正面设有Ｎ型掺杂硅外延层（５），在Ｎ型掺杂硅外延层（５）的正面设有Ｐ型掺杂硅柱状区域（６）和Ｎ型掺杂硅柱状区域（７），Ｐ型掺杂硅柱状区域（６）和Ｎ型掺杂硅柱状区域（７）交替排列；终端结构的一部分硅表面区域之上设有连续二氧化硅层（８），终端结构的其余部分硅表面之上设有可动离子阻断结构，可动离子阻断结构为若干个间距排列的局部二氧化硅层（９）。
【技术特征摘要】
【专利技术属性】
技术研发人员：易扬波，李海松，王钦，陶平，张立新，
申请(专利权)人：苏州博创集成电路设计有限公司，
类型：发明
国别省市：32
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。