薄膜晶体管液晶显示器制造技术

一种薄膜晶体管液晶显示器，包括：上基板、下基板及上下基板间的液晶层，所述下基板上具有像素图形层，所述像素图形层包括交叉排列的扫描线和数据线，以及由扫描线和数据线定义出的多个像素单元，每行像素单元对应两条扫描线，每行像素单元由两条扫描线控制驱动，所述像素单元包括像素电极及共同驱动像素电极的一对薄膜晶体管，该对薄膜晶体管栅电极连接同一扫描线且栅、漏电极的重叠面积沿扫描线方向互补，该对薄膜晶体管中的两个薄膜晶体管的源电极分别连接不同数据线。所述薄膜晶体管液晶显示器可以避免各个像素单元的像素跳变电压不同而导致的显示画面异常。并且，每个像素单元中的像素电极由一对薄膜晶体管驱动，也增大了像素的驱动能力。

【技术实现步骤摘要】

本专利技术涉及液晶显示
，特别涉及薄膜晶体管液晶显示器。
技术介绍
现代社会多媒体技术相当发达，多半受益于半导体元件以及显示装置的进步。就 显示而言，高品质、空间利用率、低功耗等一些优点的薄膜晶体管液晶显示器(TFT-LCD)逐 渐成为主流。参照图1所示，一种典型的薄膜晶体管液晶显示器包括上基板200、下基板100 及上下基板间的液晶层400。其中，上基板200上通常设置有彩色滤光片，而下基板100集 成有薄膜晶体管，上下基板外侧通常还粘贴有偏光片300。参照图2所示，现有技术薄膜晶体管液晶显示器的一种下基板结构包括多条交 叉的扫描线111和数据线121，以及由多条扫描线111和数据线121定义的像素单元阵列， 所述扫描线111由扫描线驱动电路110控制，数据线121由数据线驱动电路120控制。其 中，所述像素单元进一步包括像素电极140，以及与像素电极140相连的薄膜晶体管130。 数据线121上的显示信号在薄膜晶体管130导通时传输至像素电极140，而薄膜晶体管130 的导通与否则由扫描线111控制。并且，扫描线驱动电路110的硬件开销由扫描线111的数量决定，而数据线驱动电 路120的硬件开销由数据线121的数量决定。通常来说，扫描线驱动电路110的成本比数 据线驱动电路120的成本低，且易于集成在下基板100上。因此，对于同样解析度的薄膜晶 体管液晶显示器而言，增加扫描线111的数量且减少数据线121的数量，是节省薄膜晶体管 液晶显示器整体成本的有效方法。参照图3所示，现有技术的一种采用增加扫描线数量减少数据线数量的设计的下 基板结构包括多条交叉的扫描线和数据线，以及由多条扫描线和数据线定义的像素单元 阵列。如图每行像素电极140是由2根扫描线111控制的。若定义每行左起为第一像素， 则每行第一像素、第三像素等奇数像素均是由扫描线111-1或扫描线111-3等奇数行扫描 线驱动的；每行第二像素、第四像素等偶数像素均是由扫描线111-2或扫描线111-4等偶数 扫描线驱动的。参照图4所示，以图3中第一行像素单元为例，截取共用同一根数据线121的像素 结构进一步说明。所述像素结构中，数据线121左侧薄膜晶体管的栅电极与扫描线111-1 相连，且与扫描线111-1为同一金属层，所述左侧薄膜晶体管的源电极与数据线121相连， 且与数据线121为同一金属层，所述左侧薄膜晶体管的漏电极130-1与像素电极140通过 过孔130-2相连。数据线121右侧薄膜晶体管的栅电极与扫描线111-2相连，且与扫描线 111-2为同一金属层，所述右侧薄膜晶体管的源电极与数据线121相连，且与数据线121为 同一金属层，所述右侧薄膜晶体管的漏电极130-3与像素电极140通过过孔130-4相连。上述像素结构中，薄膜晶体管的栅电极金属层与漏电极金属层重叠部分会产生栅 漏寄生电容Cgd，所述栅漏寄生电容Cgd对像素跳变电压影响很大，以AVp表示所述像素跳变电压，其可由下述公式计算Δ Vp = {(Cgd)/(Clc+Cst+Cgd)}*Vg，其中，Clc为液晶产生的电容，Cst为存储电容，Vg为扫描线上电压。以CgdLl表示数据线121左侧薄膜晶体管对应的所述栅漏寄生电容，以CgdRl表 示数据线121右侧薄膜晶体管对应的所述栅漏寄生电容。在理想生产工艺条件下，CgdLl = CgdRl，则数据线121两侧像素的像素跳变电压一致，显示画面正常。然而，在实际生产时，曝光不可避免地会出现对位偏差，当栅电极金属层与漏电极 金属层曝光产生对位偏差时，所述数据线121两侧的薄膜晶体管对应的栅漏寄生电容就会 不相等(CgdLl Φ CgdRl)，则所述数据线121两侧像素的像素跳变电压就不一致，导致显示 画面出现异常。对由于曝光的对位偏差导致的显示画面异常的问题，现有技术提出了多种解决方 案。例如，参照图5所示，现有技术的一种解决方法，对应图3中下基板的第一行像素单元 举例，将数据线121左侧的薄膜晶体管的漏电极130-6的金属层与栅电极130-5的金属层 的重叠部分沿数据线121方向加长；将数据线121右侧的薄膜晶体管的漏电极130-8的金 属层与栅电极130-7的金属层的重叠部分沿数据线121方向加长。这样，只要保证所述加 长的重叠部分的面积大于沿扫描线方向的对位偏差所减小的重叠面积，就能保证数据线左 右两侧的薄膜晶体管的栅电极金属层和漏电极金属层的重叠部分在发生对位偏差后仍然 是相等的，即栅漏寄生电容CgdL2 = CgdR2。从而，使得所述数据线121两侧像素的像素跳 变电压一致，避免显示画面异常。上述解决方法对于小尺寸的薄膜晶体管液晶显示器的像素结构是适用的，但是对 大尺寸的薄膜晶体管液晶显示器而言，例如图5所示的像素结构中单个薄膜晶体管驱动像 素电极的设计，其像素驱动能力显然是不足的。
技术实现思路
本专利技术解决现有技术薄膜晶体管液晶显示器的像素结构驱动能力不足和对位偏 差影响显示效果问题，并且可以降低数据线驱动成本和因数据线断线引起的不良。为解决上述问题，本专利技术提供一种薄膜晶体管液晶显示器，包括上基板、下基板 及上基板和下基板间的液晶层，所述下基板上具有像素图形层，所述像素图形层包括交叉 排列的扫描线和数据线，以及由扫描线和数据线定义出的多个像素单元，其中，每行像素单 元对应两条扫描线，每行像素单元由两条扫描线控制驱动，所述像素单元包括像素电极及 共同驱动所述像素电极的一对薄膜晶体管，所述一对薄膜晶体管栅电极连接同一扫描线且 栅电极与漏电极的重叠面积沿扫描线方向互补，所述一对薄膜晶体管中的两个薄膜晶体管 的源电极分别连接不同数据线。与现有技术相比，上述薄膜晶体管液晶显示器具有以下优点驱动像素电极的每 对薄膜晶体管的栅电极与漏电极的重叠面积沿扫描线方向互补，则当制造时的曝光产生对 位偏差时，当其中一个薄膜晶体管的栅漏寄生电容减小的时候，另一个薄膜晶体管的栅漏 寄生电容则以相同的比例增大。因此，每个像素单元中的栅漏寄生电容的总值始终不变，避 免了各个像素单元的像素跳变电压不同而导致的显示画面异常。并且，每个像素单元中的像素电极至少由一对薄膜晶体管驱动，也增大了像素的驱动能力。 附图说明图1是现有技术的一种典型的薄膜晶体管液晶显示器结构示意图；图2是现有技术薄膜晶体管液晶显示器的一种下基板结构示意图；图3是现有技术的一种采用增加扫描线数量减少数据线数量的设计的下基板结 构示意图；图4是图3所示下基板中像素结构局部示意图；图5是现有技术一种解决对位偏差的下基板局部像素结构示意图；图6是本专利技术薄膜晶体管液晶显示器的第一种实施例中像素结构的示意图；图7是本专利技术薄膜晶体管液晶显示器的第三种实施例中像素图形层的示意图；图8是本专利技术薄膜晶体管液晶显示器的第三种实施例中像素图形层的局部等效 电路示意图。具体实施例方式通过对现有技术的研究可以发现，若想在降低数据线驱动成本的同时获得更大的 像素驱动能力，可以通过多个薄膜晶体管或U型薄膜晶体管的方式来实现。而为了同时解 决对位偏差造成对显示效果影响的问题，多个薄膜晶体管无疑是更好的选择。在一个像素 单元内，只需使得驱动像素电极的薄膜晶体管的数量成对，并且成对的薄膜晶体管各自对 应栅漏本文档来自技高网...

【技术保护点】
一种薄膜晶体管液晶显示器，包括：上基板、下基板及上基板和下基板间的液晶层，所述下基板上具有像素图形层，所述像素图形层包括交叉排列的扫描线和数据线，以及由扫描线和数据线定义出的多个像素单元，其特征在于，每行像素单元对应两条扫描线，每行像素单元由两条扫描线控制驱动，所述像素单元包括像素电极及共同驱动所述像素电极的一对薄膜晶体管，所述一对薄膜晶体管栅电极连接同一扫描线且栅电极与漏电极的重叠面积沿扫描线方向互补，所述一对薄膜晶体管中的两个薄膜晶体管的源电极分别连接不同数据线。

【技术特征摘要】

【专利技术属性】
技术研发人员：李峻，赵剑，
申请(专利权)人：上海天马微电子有限公司，
类型：发明
国别省市：31