本发明专利技术公开了一种延迟锁相回路、回路滤波器及延迟锁相回路的锁相的方法，该延迟锁相回路包含一相位频率检测电路、一回路滤波器及一电压控制延迟电路。该相位频率检测电路用以根据一参考频率及一反馈频率，输出一上开关信号或一下开关信号；该回路滤波器包含一第一电容、一第二电容及一第一开关，在一相位追踪期间，该第一开关关闭，且该第一电容被充电或放电，及在一相位锁定期间，该第一开关开启，且该第一电容和该第二电容被充电或放电；该电压控制延迟电路用以根据该回路滤波器输出的一控制电压和该参考频率，以输出该反馈频率。
【技术实现步骤摘要】
本专利技术有关于一种，尤指一种具有交换式电容回路滤波器的延迟锁相回路、具有交换式电容的回路滤波器及具有交换式电容回路滤波器的延迟锁相回路的锁相的方法。
技术介绍
请参照图1，图1为现有技术说明延迟锁相回路100的示意图。延迟锁相回路100 包含一相位频率检测电路102、一电荷泵104、电压控制延迟电路106及一电容C。相位频率检测电路102用以接收一参考频率REF及一反馈频率FB，且根据参考频率REF及反馈频率FB，输出一上开关信号UP或一下开关信号DN。电荷泵104用以根据上开关信号UP或下开关信号DN，对电容C充电或放电，并输出一控制电压VCTRL (亦即电容C的电位)。电压控制延迟电路106根据控制电压VCTRL和参考频率REF，调整反馈频率FB以同步参考频率 REF0另外，致能信号CKE可致能或失能延迟锁相回路100。请参照图2A和图2B，图2A说明电容C在省电模式期间漏电，导致电容C的电位 VCTRL下降的示意图，图2B说明当重新致能延迟锁相回路100时，因为电容C的电位VCTRL 下降，导致延迟锁相回路100具有相位误差的示意图。当延迟锁相回路100进入省电模式 (亦即用以致能延迟锁相回路100的致能信号CKE为逻辑低电位)时，相位频率检测电路 102、电荷泵104及电压控制延迟电路106为失能。因此，电容C所储存的电能会渐渐地流失直到重新致能延迟锁相回路100为止。如图2A所示，延迟锁相回路100在省电模式期间， 大电容C所流失的电能所造成的电位偏移量(电阻电容时间常数大)比小电容C(电阻电容时间常数小)少。所以，如图2B所示，当延迟锁相回路100脱离省电模式(亦即用以致能延迟锁相回路100的致能信号CKE为逻辑高电位)时，大电容C造成的相位误差小于小电容C造成的相位误差。请参照图3，图3是用于说明电荷泵104的示意图。当电荷泵104接收上开关信号 UP时，上电流源1042根据电流IU，对电容C充电；当电荷泵104接收下开关信号DN时，下电流源1044根据电流ID，对电容C放电，其中电流IU等于电流ID。延迟锁相回路100的回路频宽Wn由式(1)决定。Wn =VCDL其中Kveil为电压控制延迟电路106的增益值，T为延迟锁相回路100的参考频率 REF的周期。而延迟锁相回路100的锁定时间LT和回路频宽Wn成反比。因此，具有小电容 C的延迟锁相回路100会有较短的锁定时间LT。但具有小电容C的延迟锁相回路100所输出的反馈频率FB会有抖动幅度大的缺点。因此，在现有技术中，延迟锁相回路100通常具有大电容C，以减少反馈频率FB的抖动及减少当延迟锁相回路100进入省电模式期间电容C的漏电，且延迟锁相回路100通常亦具有大的充放电电流(iu、ID)，以降低锁定时间LT。但因为延迟锁相回路100具有大的充放电电流，所以具有大电容C的延迟锁相回路100会有功率消耗较大的问题。
技术实现思路
本专利技术的一实施例提供一种延迟锁相回路。该延迟锁相回路包含一相位频率检测电路、一回路滤波器及一电压控制延迟电路。该相位频率检测电路具有一第一输入端，用以接收一参考频率，一第二输入端，用以接收一反馈频率，一第一输出端，用以输出一上开关信号，及一第二输出端，用以一下开关信号；该回路滤波器具有一第一输入端，用以接收该上开关信号，一第二输入端，用以接收该下开关信号，及一输出端，用以输出一控制电压，其中该回路滤波器包含一第一电容、一第二电容及一第一开关，而该第一开关耦接于该第一电容的第一端和一第二电容的第一端之间，其中在一相位追踪(Phase tracking)期间，该第一电容被充电或放电，且该第一开关关闭，及在一相位锁定(phaselocking)期间，该第一开关开启；及该电压控制延迟电路(voltage controldelay line)具有一第一输入端，用以接收该参考频率，一第二输入端，耦接于该回路滤波器的输出端，用以接收该控制电压， 及一输出端，用以输出该反馈频率。本专利技术的另一实施例提供一种回路滤波器。该回路滤波器包含一上电路、一下电路、一第一电容、一第二电容、一缓冲器、一第一开关及一第二开关。该上电路具有一第一端，用以接收一第一电压，一第二端，耦接于该回路滤波器的输出端，及一第三端，耦接于该回路滤波器的第一输入端；该下电路具有一第一端，耦接于该回路滤波器的输出端，一第二端，耦接于一地端，及一第三端，耦接于该回路滤波器的第二输入端；该第一电容具有一第一端，耦接于该回路滤波器的输出端，及一第二端，耦接于该地端；该第二电容具有一第一端，及一第二端，耦接于该地端；该缓冲器具有一第一端，耦接于该回路滤波器的输出端，及一第二端；该第一开关耦接于该第一电容的第一端和该第二电容的第一端之间；及该第二开关耦接于该缓冲器的第二端和该第二电容的第一端之间；其中在一相位追踪期间，该第一电容被充电或放电，该第一开关关闭和该第二开关开启，以及在一相位锁定期间，该第一开关开启以及第二开关关闭。本专利技术的另一实施例提供一种延迟锁相回路的锁相的方法。该方法包含一相位频率检测电路根据一参考频率与一反馈频率，输出一上开关信号或一下开关信号；一回路滤波器在一相位追踪(phase tracking)期间，根据该上开关信号或该下开关信号对一第一电容充放电，及藉由一缓冲器对一第二电容充放电，并输出一控制电压；及一电压控制延迟电路根据该控制电压和该参考频率，同步该反馈频率和该参考频率，并输出该反馈频率。本专利技术提供的一种，利用一回路滤波器的第一开关和第二开关，改变该回路滤波器在一相位追踪期间与一相位锁定期间的电容值。因此，在该相位追踪期间，该回路滤波器仅利用一较小的电容(第一电容)的电位以控制一电压控制延迟电路快速锁定；在该相位锁定期间，该回路滤波器利用一较大的电容(第一电容和第二电容并联)的电位以控制该电压控制延迟电路。所以，本专利技术具有锁定时间较短、低耗电、低抖动、无开关交换电流式因电流不匹配所造成的相位偏移、可长时间进入省电模式的优点。附图说明图1为现有技术说明延迟锁相回路的示意图；图2A为用于说明电容在省电模式期间漏电，导致电容的电位下降的示意图；图2B为用于说明当重新致能延迟锁相回路时，因为控制节点的电位下降，导致延迟锁相回路具有相位误差的示意图；图3为用于说明电荷泵的示意图；图4为本专利技术的一实施例说明一种延迟锁相回路的示意图；图5A为用于说明在相位追踪期间，回路滤波器运作的示意图；图5B为用于说明在相位锁定期间，回路滤波器运作的示意图；图5C为用于说明回路滤波器输出的控制电压上，第一电容和第二电容的电荷存量变化的示意图；图6为本专利技术的另一实施例说明一种延迟锁相回路的锁相的方法的流程图。其中，附图标记100、400延迟锁相回路102、402相位频率检测电路104 电荷泵106,406 电压控制延迟电路404回路滤波器1042上电流源1044下电流源4042上电路4044下电路4046缓冲器4048第一电容4050第二电容4052第一开关4054第二开关40422 上电流源40424 上开关40442下电流源40444 下开关CKE致能信号VDD 第一电压IU、ID 电流VCTRL控制电压C电容UP上开关信号DN下开关信号REF 参考频率FB反本文档来自技高网...
【技术保护点】
１．一种延迟锁相回路，其特征在于，包含：一相位频率检测电路，具有一第一输入端，用以接收一参考频率，一第二输入端，用以接收一反馈频率，一第一输出端，用以输出一上开关信号，及一第二输出端，用以一下开关信号；一回路滤波器，具有一第一输入端，用以接收该上开关信号，一第二输入端，用以接收该下开关信号，及一输出端，用以输出一控制电压，其中该回路滤波器包含一第一电容、一第二电容及一第一开关，而该第一开关耦接于该第一电容的第一端和一第二电容的第一端之间，其中在一相位追踪期间，该第一电容被充电或放电，且该第一开关关闭，及在一相位锁定期间，该第一开关开启；及一电压控制延迟电路，具有一第一输入端，用以接收一参考频率，一第二端，耦接于该回路滤波器的输出端，用以接收该控制电压，及一输出端，用以输出该反馈频率。
【技术特征摘要】
...
【专利技术属性】
技术研发人员：邓匡复，
申请(专利权)人：钰创科技股份有限公司，
类型：发明
国别省市：71
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。