一种SRAM存储器制造技术

技术编号:6985182 阅读:320 留言:0更新日期:2012-04-11 18:40
本发明专利技术公开了一种SRAM存储器,包括由第一至第六P型MOS管(P1-P6)、第一至第四N型MOS管(N1-N4)构成的存储单元。所述第三P型MOS管(P3)和第四P型MOS管(P4)的栅极均与字线非信号相连,所述第三P型MOS管(P3)通过其源极和漏极连接于第一访问节点(A)和第一存储节点(Q)之间,所述第四P型MOS管(P4)通过其源极和漏极连接于第二访问节点(B)和第二存储节点(NQ)之间。所述第五P型MOS管(P5)的漏极与所述第一N型MOS管(N1)的漏极连接,所述第六P型MOS管(P6)的漏极与所述第二N型MOS管(N2)的漏极连接。本发明专利技术能够有效的降低静态的漏电电流从而降低整体的功耗,并且极大的增强了存储单元的稳定性。

【技术实现步骤摘要】

本专利技术涉及集成电路技术,尤其涉及一种SRAM存储器
技术介绍
SRAM(Static RAM),即静态随机存储器,它由晶体管组成。对于晶体管而言,接通代表1,断开表示0,并且状态会保持到接收了一个改变信号为止。这些晶体管不需要刷新, 但停机或断电时,它们同动态的随机存储器一样,会丢掉信息。SRAM的速度非常快,通常能以20ns或更快的速度工作。一个动态随机存储器的存储单元仅需一个晶体管和一个小电容.而每个SRAM单元则需要四到六个晶体管和其他零件。图1为现有技术的6T (即6个晶体管)结构的SRAM存储单元。其中PI、P2代表两个P型MOS管,Nl、N2、N3、N4代表四个N型MOS管。其中札表示字线信号,BL表示位线信号,NBL表示位线非信号,Q和NQ表示存储节点。MOS管N3和N4的栅极与字线信号WL 连接,漏极分别与位线信号BL、位线非信号NBL连接,源极分别与存储节点Q、NQ连接。MOS 管Pl和Ni、P2和N2分别构成反相器,用以锁存存储节点Q与NQ的数据。在6T结构的SRAM存储单元待机(standby)状态下,字线信号WL无效,位线信号 BL和位线非信号NBL本文档来自技高网...

【技术保护点】
1.一种SRAM存储器,包括由第一至第六P型MOS管(P1-P6)、第一至第四N型MOS管(N1-N4)构成的存储单元,其中所述第一P型MOS管(P1)的栅极与所述第二N型MOS管(N2)的漏极连接于第二存储节点(NQ),所述第二P型MOS管(P2)的栅极与所述第一N型MOS管(N1)的漏极连接于第一存储节点(Q);所述第一P型MOS管(P1)的源极与所述第二P型MOS管(P2)的源极均连接高电源电平;所述第一P型MOS管(P1)的漏极与所述第五P型MOS管(P5)的源极连接于第一访问节点(A),所述第二P型MOS管(P2)的漏极与所述第六P型MOS管(P6)的源极连接于第二访问节点(B);所...

【技术特征摘要】

【专利技术属性】
技术研发人员:闫浩王东辉洪缨侯朝焕
申请(专利权)人:中国科学院声学研究所
类型:发明
国别省市:11

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1