熔丝程序化电路及熔丝的程序化方法技术

本发明专利技术提供一种熔丝程序化电路及熔丝的程序化方法。该电路包括一电性熔丝，耦接于一MOS晶体管及一电流源节点之间，以及一感测控制电路，耦接于MOS晶体管的一栅极。感测控制电路用以接收一程序化脉冲以及输出一已修正程序化脉冲至MOS晶体管的栅极，以便程序化电性熔丝。已修正程序化脉冲的脉宽由流经电性熔丝的一熔丝电流所决定。本发明专利技术有利于降低电性熔丝上的热应力，以便熔断的电性熔丝在各种范围更广的压力、体积、温度变异下具有更高的阻值与更大的感应边限。

【技术实现步骤摘要】

本专利技术涉及半导体装置，特别涉及集成电路中所形成的电性熔丝的程序化。
技术介绍
电性熔丝经常包含于集成电路内，且在特定模式下烧断，以便程序化某些集成电路。图IA为一种公知的熔丝程序化电路100。如图所示，一电性熔丝102连接于一 NMOS晶体管106与一 PMOS晶体管104之间。PMOS晶体管104具有一栅极耦接至一位元选择线、一源极耦接至一供应电源，以及一漏极耦接至电性熔丝102。NMOS晶体管106具有一栅极耦接至一字线WL、一源极耦接至电性熔丝102，以及一漏极耦接至接地。电性熔丝102是借由施加逻辑0至PMOS晶体管104的栅极以及具有逻辑1的程序化脉冲至NMOS晶体管106的栅极加以程序化。当PMOS晶体管104的栅极被施加逻辑0 时，PMOS晶体管104会导通，并且当NMOS晶体管106的栅极被施加为逻辑1的程序化脉冲时，NMOS晶体管106会导通。程序化脉冲PGM的波形如图IB所示。PMOS晶体管104的栅极上的逻辑0与NMOS晶体管106的栅极上的程序化脉冲会导通PMOS晶体管104与NMOS晶体管106，使得电流流过电性熔丝102。电性熔丝102的熔丝电流(亦可称为程序化电流) 亦显示于图IB中。电性熔丝102的熔丝电流的大小会超过电性熔丝102的阈值/耐受值 (Threshold)，以便导致电性熔丝102被烧断或被程序化。然而，图IA所示的熔丝程序化电路，特别是经过程序、电压及温度(PVT)的多种各样变异后，经常在电性熔丝烧断后导致其产生各式不确定的阻值，而在电阻变异大而感测范围小的情况下，不易判断电性熔丝实际上是否已经被烧断或被程序化。因此，需要一种新的熔丝程序化电路。
技术实现思路
为克服上述现有技术的缺陷，本专利技术为一种熔丝程序化电路，包括一电性熔丝，耦接于一 MOS晶体管及一电流源节点之间，以及一感测控制电路，耦接于MOS晶体管的一栅极。感测控制电路用以接收一程序化脉冲以及输出一已修正程序化脉冲至MOS晶体管的栅极，以便程序化电性熔丝。已修正程序化脉冲的脉宽由流经电性熔丝的一熔丝电流所决定。本专利技术的一种熔丝的程序化方法，包括根据一脉冲产生器上所接收的一程序化脉冲，产生一过渡型程序化脉冲；以及根据所接收到的过渡型程序化脉冲或一辨识信号，输出一已修正程序化脉冲至一 MOS晶体管的一栅极，其中辨识信号用以辨识流经一电性熔丝的一熔丝电流是否低于一阈值。本专利技术的一熔丝程序化电路，包括一电性熔丝，耦接至一 MOS晶体管和一电压源节点；以及一感测控制电路，根据所接收到的过渡型程序化脉冲或一辨识信号，提供一已修正程序化脉冲至一 MOS晶体管的一栅极，其中辨识信号用以辨识流经一电性熔丝的一熔丝电流是否低于一阈值。本专利技术根据被程序化的电性熔丝上所感测到的电流来提供一熔丝电流有利于降低电性熔丝上的热应力，以便熔断的电性熔丝在各种范围更广的压力、体积、温度变异下具有更高的阻值与更大的感应边限。附图说明图IA为公知的熔丝程序化电路。图IB为图IA中程序化脉冲及熔丝电流的时序图。图2为图IA中各种参数对应时间的绘图。图3A为本专利技术的熔丝程序化电路的一实施例。图;3B为图3A所示的熔丝程序化电路的细节电路方框图。图4A为图;3B所示的脉冲产生器的一实施例。图4B为图4A脉冲产生器的信号时序图。图5为图3A及图;3B的熔丝程序化电路的信号时序图。图6为图3A的熔丝电流与公知熔丝电流的比较图。其中，附图标记说明如下100、300 熔丝程序化电路102、314 电性熔丝104 PMOS 晶体管106、316 NMOS 晶体管302 感测控制电路304 熔丝巨集318 电阻306 运算放大器308 比较器310 脉冲产生器312 或门319、324 延迟电路320 反相器322 与门PGM 程序化脉冲PGMnew 已修正程序化脉冲VDDQ 电压源VCC 第一电压源PCLB 辨识信号PGI 过渡型程序化脉冲Ifuse 熔丝电流Vref 参考电压PGMDB 反相延迟信号具体实施方式图2为熔丝程序化电路接收一脉宽近似于5μ s的程序化脉冲时电压与电流的关系。如图2所示，在趋近t = 0 μ s时，一程序化脉冲VG会传输至图1所示的NMOS晶体管 106的栅极，程序化脉冲VG会导通N型晶体管106，导致一熔丝电流Ifuse流经电性熔丝 102。当通过电性熔丝102的熔丝电流Ifuse增加时，NMOS晶体管106的漏极电压VD及测试电压VDDQ会短暂地减少。在趋近t = 1 μ s时，熔丝电流Ifuse几乎达到零(zero amps)表示电性熔丝102 已熔解或已被熔断。在t = 1 μ s后，由于熔丝电流Ifuse开始回流至电性熔丝102，所以程序化脉冲VG的剩余脉宽中，熔丝电流Ifuse会逐渐地增加。熔丝电流Ifuse由于电磁(EM) 及熔丝中复晶硅上的热应力(thermal stress)而重建导电路径，并开始回流至电性熔丝 102。因此，由图2可见程序化脉冲VG在趋近t = Iys时中止，并在提供熔断的电性熔丝 102 —最大的阻抗。然而，公知熔丝程序化电路(例如图IA所示者)必须在无法得知压力、 体积、温度(PVT)变异与电性熔丝的种类的情况下，确定所有的电性熔丝皆已程序化，导致其需要较长的程序化脉冲来确认所有电性熔丝皆已程序化完成。图3A为本专利技术中熔丝程序化电路的一实施例，用以提供较适当的程序化脉冲至电性熔丝。如图3A所示，熔丝程序化电路300包含一感测控制电路302耦接至一熔丝巨集 304。感测控制电路302用以接收一程序化脉冲PGM，以及输出一已修正程序化脉冲PGMnew 至熔丝巨集304。已修正程序化脉冲PGMnew会被提供至电性熔丝，直到感测控制电路302感测到流经电性熔丝的电流低于一阈值/耐受值为止。图:3B为图3A的熔丝程序化电路的细节方框图。如图所示，感测控制电路302包含一运算放大器306、一比较器308、一脉冲产生器310、一或(逻辑)门312及一延迟电路 324。熔丝巨集304包含至少一电性熔丝314耦接至一 NMOS晶体管316。运算放大器306的一正输入端耦接至用以提供一第一电压源VCC的一电压源节点，并且运算放大器306的另一负输入端耦接至一电压源VDDQ。一电阻318耦接于运算放大器306的正输入端及负输入端的间。运算放大器306的输出端耦接至比较器308的一正输入端，比较器308的一负输入端用以接收一参考电压V,ef。比较器308用以输出一辨识信号PCLB至或门312的一第一输入端，而辨识信号PCLB代表运算放大器306的输出与参考电压之间的差异。另外，或门312的的一第二输入端用以接收用以来自脉冲产生器310 的一过渡型程序化脉冲PGI，而脉冲产生器310根据所接收的程序化脉冲PGM，产生过渡型程序化脉冲PGI。图4A为脉冲产生器310的一实施例。脉冲产生器310包括一延迟电路319、一反相器320耦接至脉冲产生器310的输出端，以及一与(逻辑)门322耦接至反相器320的一输出端。延迟电路319的输入端用以接收程序化脉冲PGM，以及输出一延迟信号至反相器 320。反相器320用以输出一反相延迟信号PGMDB至与门322的一输入端，而与门322的另一输入端则用以本文档来自技高网...

【技术保护点】
１．一种熔丝程序化电路，包括：一电性熔丝，耦接于一ＭＯＳ晶体管及一电流源节点之间；以及一感测控制电路，耦接于上述ＭＯＳ晶体管的一栅极，上述感测控制电路用以接收一程序化脉冲以及输出一已修正程序化脉冲至上述ＭＯＳ晶体管的栅极，以便程序化上述电性熔丝，上述已修正程序化脉冲的脉宽由流经上述电性熔丝的一熔丝电流所决定。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：陈柏宏，林松杰，许国原，黄建程，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：71