液晶显示器驱动电路制造技术

本发明专利技术揭露了一种液晶显示器驱动电路，减少下拉式(Pull-down)薄膜晶体管面积，以便于电路布局，第一电容与第二晶体管的闸极的连接点的该节点，可藉由调变第五晶体管与第六晶体管尺寸以延长放电时间，使得第二晶体管延迟关闭，以助该第二晶体管的第二极连接的该输出节点泄流。

【技术实现步骤摘要】

本专利技术涉及一种液晶显示器驱动电路，尤其涉及一种减少下拉式(Pull-down)薄膜晶体管面积，以便于电路布局的电路架构。
技术介绍
近年来，为降低面板的成本，主动式液晶显示器的闸极驱动电路采用薄膜晶体管技术设计已逐渐成为主流的趋势。然而，非晶硅薄膜晶体管元件会因为长时间的使用或者是高正向偏压施加而产生临界电压的漂移，造成薄膜晶体管(Thin-Film Transistor，以下简称TFT)的电流驱动力大幅降低，使得驱动电路的输出波形失真，进而影响到驱动电路的稳定度，并且造成画面的显示品质下降。另外，由于闸极驱动电路所提供的信号源是周期性的交流电压讯号，因此，在电压信号转换时，若输出节点为浮接(floating)的状态，则容易产生电容耦合效应(capacitor coupling effect)，使得驱动线所输出波形发生波动而让显像品质下降，甚至造成误动作的情况发生。鉴于传统方法的薄膜晶体管布局面积较大，对于轻巧式的液晶显示器而言，无多余的空间可以布局，另外，传统的输出节点杂讯较多，亦造成影像品质下降，再者现有的电路因频繁驱动某几个薄膜晶体管而提早老化，造成驱动电路整体的寿命减短，上述的问题皆为本专利技术
技术实现思路
可解决的。
技术实现思路
基于解决以上所述现有技术的缺点，本专利技术提供一种液晶显示器驱动电路，主要目的为减少下拉式(Pull-down)薄膜晶体管面积，以便于电路布局，第一电容与第二晶体管的闸极的连接点的该节点，可藉由调变第五晶体管与第六晶体管的尺寸以延长放电时间，使得第二晶体管延迟关闭，以助该第二晶体管的第二极连接的该输出节点泄流。本专利技术另一目的在于减少输出节点杂讯，当第二时钟脉冲信号由低电位转为高电位时，第三晶体管与第五晶体管可周期性开启节点一泄流路径，以防止因浮接所产生的波动现象。本专利技术的另一目的在于减缓第三晶体管及第五晶体管的漂移电压以延长驱动电路的整体寿命。为达上述目的，本发为一种液晶显示器驱动电路，包括串接的复数个移位暂存器，且每一个移位暂存器更包括第一晶体管，包括第一极，第二极及间极，其中该第一晶体管的第一极与该第一晶体管的闸极相耦接；第二晶体管，包括第一极，第二极及间极，其中该第二晶体管的间极耦接该第一晶体管的第二极，该第二晶体管的第一极耦接第二时钟脉冲信号，且该第二晶体管的第二极连接输出节点，该第二晶体管的间极与该第二晶体管的第二极之间连接有一第一电容，且该第一电容与第二晶体管的闸极的连接点为一节点；第三晶体管，包括第一极，第二极及间极，其中该第三晶体管的第一极耦接该第二晶体管的第二极，该第三晶体管的第二极耦接至接地点；第四晶体管，包括第一极，第二极及闸极，其中该第四晶体管的第二极耦接该第三晶体管的闸极，该第四晶体管的第一极耦接第三时钟脉冲信号，且第四晶体管的第二极耦接有一第二电容；第五晶体管，包括第一极，第二极及间极，其中该第五晶体管的间极耦接该第四晶体管的第二极，该第五晶体管的第一极耦接该第一晶体管的第二极，该第五晶体管的第二极耦接该接地点；第六晶体管，包括第一极，第二极及闸极，其中该第六晶体管的第一极与该第六晶体管的间极相耦接，该第六晶体管的第二极耦该第五晶体管的闸极；第七晶体管，包括第一极，第二极及间极，该第七晶体管的间极耦接第一时钟脉冲信号，该第七晶体管的第一极耦该第五晶体管的间极，该第七晶体管的第二极耦接该接地点；以及第八晶体管，包括第一极，第二极及间极，该第八晶体管的间极耦接该第二时钟脉冲信号，该第八晶体管的第一极耦该第一晶体管的第一极，该第八晶体管的第二极耦接该接地点。该第一晶体管的第一极更接收由前一个移位暂存器所送出的输出信号。该第六晶体管的闸极更接收由后一个移位暂存器所送出的输出信号。该第一电容与第二晶体管的闸极的连接点的该节点，可藉由调变第五晶体管与第六晶体管尺寸以延长放电时间，使得第二晶体管延迟关闭，以助该第二晶体管的第二极连接的该输出节点泄流。该第二时钟脉冲信号由低电位转至高电位时，该第三晶体管与该第五晶体管可周期性开启，以使该节点及该输出节点泄流。该调变第二电容的尺寸能减缓该第三晶体管及该第五晶体管的漂移电压。该移位暂存电路设置于玻璃基板上。该些晶体管为非晶硅薄膜晶体管。该些晶体管为NMOS晶体管。为了对本专利技术的结构目的和功效有更进一步的了解，配合图示范例详细说明如下。附图说明图1为本专利技术液晶显示器的控制电路架构功能方块示意图；图2A、图2B分别为本专利技术驱动电路的较为详细电路架构与波形信号示意图；图3A 图8B为图2A以及图2B电路的动作实施例图；图9A、图9B为第五晶体管经下降时间后的波形影响示意图。具体实施例方式以下参照附图来描述本专利技术为达成目的所使用的技术手段与功效，而以附图所列举的实施例仅为辅助说明，本专利技术的技术手段并不限于所列举附图。图1为液晶显示器1的内部架构，包括有薄膜晶体管液晶显示面板11、一资料驱动电路12、一驱动电路13以及一时序控制器14，其中时序控制器14用以接收一控制信号且驱动电路13包括串接的复数个移位暂存器15。关于薄膜晶体管液晶显示面板11、资料驱动电路12与时序控制器14为传统的电子装置，故不在此做一赘述。图2A、图2B分别为本专利技术的位移暂存器15的较为详细的电路架构与波形信号示意图，其包括第一晶体管Tl，其包括第一极，第二极及间极，其中该第一晶体管Tl的第一极与该第一晶体管Tl的间极相耦接；第二晶体管T2，包括第一极，第二极及间极，其中该第二晶体管T2的间极耦接该第一晶体管Tl的第二极，该第二晶体管T2的第一极耦接一第二时钟脉冲信号，且第二晶体管T2的第二极连接一输出节点，该第二晶体管T2的间极与该第二晶体管T2的第二极之间连接有一第一电容Cl，且该第一电容Cl与第二晶体管T2的闸极的连接点为一节点Q；第三晶体管T3，包括第一极，第二极及间极，其中该第三晶体管T3 的第一极耦接该第二晶体管T2的第二极，该第三晶体管T3的第二极耦接至一接地点；第四晶体管T4，包括第一极，第二极及间极，其中该第四晶体管T4的第二极耦接该第三晶体管 T3的闸极，该第四晶体管T4的第一极耦接一第三时钟脉冲信号CK3，且第四晶体管T4的第二极耦接有一第二电容C2;第五晶体管T5，包括第一极，第二极及间极，其中该第五晶体管 T5的间极耦接该第四晶体管T4的第二极，该第五晶体管T5的第一极耦接该第一晶体管Tl 的第二极，该第五晶体管T5的第二极耦接该接地点Vss ；第六晶体管T6，包括第一极，第二极及间极，其中该第六晶体管T6的第一极与该第六晶体管T6的间极相耦接，该第六晶体管 T6的第二极耦该第五晶体管T5的间极；第七晶体管T7，包括第一极，第二极及间极，该第七晶体管T7的闸极耦接一第一时钟脉冲信号CK1，该第七晶体管T7的第一极耦该第五晶体管 T5的间极，该第七晶体管T7的第二极耦接该接地点Vss ；第八晶体管T8，包括第一极，第二极及闸极，该第八晶体管T8的闸极耦接该第二时钟脉冲信号CK2，该第八晶体管T8的第一极耦该第一晶体管Tl的第一极，该第八晶体管T8的第二极耦接该接地点Vss。上述该第一晶体管Tl的第一极更接收由前一个移位暂存器所送出的一输出信号OUT(n-l)；该第六晶体管T6的闸极更接收由后一个移位暂存器所送出的一输出信本文档来自技高网...

【技术保护点】
１．一种液晶显示器驱动电路，包括：串接的复数个移位暂存器，其特征在于每一个移位暂存器更包括：第一晶体管，包括第一极，第二极及闸极，其中该第一晶体管的第一极与该第一晶体管的闸极相耦接；第二晶体管，包括第一极，第二极及闸极，其中该第二晶体管的闸极耦接该第一晶体管的第二极，该第二晶体管的第一极耦接第二时钟脉冲信号，且该第二晶体管的第二极连接输出节点，该第二晶体管的闸极与该第二晶体管的第二极之间连接有一第一电容，且该第一电容与第二晶体管的闸极的连接点为一节点；第三晶体管，包括第一极，第二极及闸极，其中该第三晶体管的第一极耦接该第二晶体管的第二极，该第三晶体管的第二极耦接至接地点；第四晶体管，包括第一极，第二极及闸极，其中该第四晶体管的第二极耦接该第三晶体管的闸极，该第四晶体管的第一极耦接第三时钟脉冲信号，且第四晶体管的第二极耦接有一第二电容；第五晶体管，包括第一极，第二极及闸极，其中该第五晶体管的闸极耦接该第四晶体管的第二极，该第五晶体管的第一极耦接该第一晶体管的第二极，该第五晶体管的第二极耦接该接地点；第六晶体管，包括第一极，第二极及闸极，其中该第六晶体管的第一极与该第六晶体管的闸极相耦接，该第六晶体管的第二极耦该第五晶体管的闸极；第七晶体管，包括第一极，第二极及闸极，该第七晶体管的闸极耦接第一时钟脉冲信号，该第七晶体管的第一极耦该第五晶体管的闸极，该第七晶体管的第二极耦接该接地点；以及第八晶体管，包括第一极，第二极及闸极，该第八晶体管的闸极耦接该第二时钟脉冲信号，该第八晶体管的第一极耦该第一晶体管的第一极，该第八晶体管的第二极耦接该接地点。...

【技术特征摘要】

【专利技术属性】
技术研发人员：林志隆，庄闵钦，
申请(专利权)人：苏州达方电子有限公司，达方电子股份有限公司，
类型：发明
国别省市：32