用于USB物理层接口芯片的全端口保护电路制造技术

本实用新型专利技术公开一种用于USB物理层接口芯片的全端口保护电路，包括第一、第二和第三过压保护子电路，第一输入端电压和一电源电压输入到第一过压保护子电路，经该第一过压保护子电路比较后输出得到一第一电压；电源电压同时和第二输入端电压输入到第二过压保护子电路，经第二过压保护子电路比较后输出得到一第二电压；将第一电压和第二电压输入到第三过压保护子电路，经该第三过压保护子电路比较后输出得到一最高电压。本实用新型专利技术可以在任何的输入输出口电压和电源电压情况下为CMOS开关中的PMOS里面的N阱提供正确的偏置电压，而不会发生因寄生二极管开启而引起的漏电流。（*该技术在2021年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术涉及一种全端口的电压过压保护电路，更特别地说，是适合用于USB 物理层接口芯片的集成电路。
技术介绍
在采用CMOS结构来设计的USB模拟开关中，正常工作情况下输入输出口(如图 1A、图IB中1/0_1或1/0_2)的电压比电源电压(VCC)要低，这样可以保证图中PMOS的两个寄生二极管处于反向截止状态。如果在带电情况下，输入输出口(1/0_1或1/0_2)的电压比电源电压要高，或者在掉电即没有电源电压的情况下，输入输出口仍然有较大的电压， 此时PMOS的寄生二极管就会处于正向导通状态，即有很大的漏电流通过这两个寄生二极管流出，这是不能被接受的，因此需要有特殊的保护电路来防止这种情况的发生。对这种保护电路的要求在于1、需要对输入输出口的电压和电源电压进行比较，从其中选出较高的一个作为 CMOS开关中PMOS的衬底N阱(n-well)偏置电压。2、这种保护应该是对两个输入输出端口(1/0_1或1/0_幻都是有效的，就是说，任意一个输入输出端口出现了过压，保护电路都应该起作用。这里对两个电压信号进行比较的电路时这种保护电路的核心。一项专利号为5， 767,733的美国专利提出了如图2的解决办法。用一对交叉耦合的PMOS在两个输入输出口 A和B之间比较之后选择出两者中较高的电压，用以偏置PMOS开关里面PMOS管的N阱 (n-well)。这种办法的最大缺点在于，当输入输出口的电压和电源电压没有明显区别的时候，在这种情况下仍然会导致很大的漏电流。
技术实现思路
由于现有技术存在的上述问题，本技术提出一种用于USB物理层接口芯片的全端口保护电路，其可有效地解决上述问题。为了实现上述目的，本技术采用了以下技术方案本技术提出一种用于USB物理层接口芯片的全端口保护电路，包括第一、第二和第三过压保护子电路，第一输入端电压和一电源电压输入到第一过压保护子电路，经该第一过压保护子电路比较后输出得到一第一电压；电源电压同时和第二输入端电压输入到第二过压保护子电路，经第二过压保护子电路比较后输出得到一第二电压；将第一电压和第二电压输入到第三过压保护子电路，经该第三过压保护子电路比较后输出得到一最高电压。作为本技术的进一步特征，过压保护子电路包括第一、第二、第三P型场效应管和一个N型场效应管，第一 P型场效应管的源极和第三P型场效应管的源极相连后与第一 USB模拟开关的信号输入端相连，且第一 P型场效应管的栅极与电源电压相连，漏极同时与其本身的衬底和USB模拟开关的信号输出端相连；第二 P型场效应管的栅极同时与第三P型场效应管、N型场效应管的漏极相连，且其源极与第二 USB模拟开关的信号输入端相连， 漏极同时与其本身的衬底和所述信号输出端相连；第三P型场效应管的栅极与第二 USB模拟开关的信号输入端相连，且其衬底与信号输出端相连；N型场效应管的栅极与第二 USB模拟开关的信号输入端相连，且其源极与其本身的衬底相连。由于采用以上技术方案，本技术的用于USB物理层接口芯片的全端口保护电路可以在任何的输入输出口电压和电源电压情况下为CMOS开关中的PMOS里面的N阱提供正确的偏置电压，而不会发生因寄生二极管开启而引起的漏电流。附图说明图1A、B为采用CMOS结构的USB模拟开关线路图；图2为采用美国专利5，，767，733解决的电路图；图3为本技术的全端口保护电路与模拟开关的关系示意图；图4为本技术的全端口保护电路的框图；图5为本技术的过压保护子电路。具体实施方式下面根据附图和具体实施例对本技术作进一步说明如图3和4所示，一种用于USB物理层接口芯片的全端口保护电路，包括第一、第二和第三过压保护子电路，第一输入端1/0_1电压和一电源电压VCC输入到第一过压保护子电路，经该第一过压保护子电路比较后输出得到一第一电压Vmaxl ；电源电压VCC同时和第二输入端1/0_2电压输入到第二过压保护子电路，经第二过压保护子电路比较后输出得到一第二电压VmaX2 ；将第一电压Vmaxl和第二电压VmaX2输入到第三过压保护子电路，经该第三过压保护子电路比较后输出得到一最高电压Vbulk，这个Vbulk被输送出去作为模拟开关中P型场效应管的衬底电位。如图5所述，过压保护子电路包括第一、第二、第三P型场效应管M1、M2、M3和一个 N型场效应管M4，第一 P型场效应管Ml的源极和第三P型场效应管M3的源极相连后与第一 USB模拟开关的信号输入端相连1/0_1，且第一 P型场效应管Ml的栅极与电源电压VCC相连，漏极同时与其本身的衬底和USB模拟开关的信号输出端1/0_3相连；第二 P型场效应管 M2的栅极同时与第三P型场效应管M3、N型场效应管M4的漏极相连，且其源极与第二 USB 模拟开关的信号输入端1/0_2相连，漏极同时与其本身的衬底和所述信号输出端1/0_3相连；第三P型场效应管M3的栅极与第二 USB模拟开关的信号输入端1/0_2相连，且其衬底与信号输出端1/0_3相连；N型场效应管M4的栅极与第二 USB模拟开关的信号输入端I/ 0_2相连，且其源极与其本身的衬底相连。但是，上述的具体实施方式只是示例性的，是为了更好的使本领域技术人员能够理解本专利，不能理解为是对本专利包括范围的限制；只要是根据本专利所揭示精神的所作的任何等同变更或修饰，均落入本专利包括的范围。权利要求1.一种用于USB物理层接口芯片的全端口保护电路，其特征在于包括第一、第二和第三过压保护子电路，第一输入端电压和一电源电压输入到所述第一过压保护子电路，经该第一过压保护子电路比较后输出得到一第一电压；所述电源电压同时和第二输入端电压输入到所述第二过压保护子电路，经所述第二过压保护子电路比较后输出得到一第二电压； 将所述第一电压和所述第二电压输入到所述第三过压保护子电路，经该第三过压保护子电路比较后输出得到一最高电压。2.根据权利要求1所述的用于USB物理层接口芯片的全端口保护电路，其特征在于 所述过压保护子电路包括第一、第二、第三P型场效应管和一个N型场效应管，所述第一 P 型场效应管的源极和第三P型场效应管的源极相连后与第一 USB模拟开关的信号输入端相连，且第一 P型场效应管的栅极与电源电压相连，漏极同时与其本身的衬底和USB模拟开关的信号输出端相连；第二 P型场效应管的栅极同时与第三P型场效应管、N型场效应管的漏极相连，且其源极与第二 USB模拟开关的信号输入端相连，漏极同时与其本身的衬底和所述信号输出端相连；所述第三P型场效应管的栅极与所述第二 USB模拟开关的信号输入端相连，且其衬底与所述信号输出端相连；所述N型场效应管的栅极与所述第二USB模拟开关的信号输入端相连，且其源极与其本身的衬底相连。专利摘要本技术公开一种用于USB物理层接口芯片的全端口保护电路，包括第一、第二和第三过压保护子电路，第一输入端电压和一电源电压输入到第一过压保护子电路，经该第一过压保护子电路比较后输出得到一第一电压；电源电压同时和第二输入端电压输入到第二过压保护子电路，经第二过压保护子电路比较后输出得到一第二电压；将第一电压和第二电压输入到第三过压保护子电路，经该第三过压保护子电路比较后输出得到一最高电压。本技术可以在本文档来自技高网...

【技术保护点】
１．一种用于ＵＳＢ物理层接口芯片的全端口保护电路，其特征在于：包括第一、第二和第三过压保护子电路，第一输入端电压和一电源电压输入到所述第一过压保护子电路，经该第一过压保护子电路比较后输出得到一第一电压；所述电源电压同时和第二输入端电压输入到所述第二过压保护子电路，经所述第二过压保护子电路比较后输出得到一第二电压；将所述第一电压和所述第二电压输入到所述第三过压保护子电路，经该第三过压保护子电路比较后输出得到一最高电压。

【技术特征摘要】

【专利技术属性】
技术研发人员：鞠建宏，郝跃国，
申请(专利权)人：帝奥微电子有限公司，
类型：实用新型
国别省市：31