本发明专利技术涉及一种短时脉冲信号的实现方法及其装置，装置包括用于对输入信号的高电平进行锁存的锁存单元、用于对锁存信号进行延时的延时单元以及用于锁存信号进行异步清零的复位单元；锁存单元通过延时单元接入复位单元；所述复位单元接入锁存单元；锁存单元是触发器。本发明专利技术提供了一种可产生纳秒级的短时脉冲、脉冲的宽度与延时电路的延时参数有关，与电路的工作时钟的频率无关以及可满足特定的相位关系的短时脉冲信号的实现方法及其装置。
【技术实现步骤摘要】
本专利技术涉及一种脉冲信号的实现方法，尤其涉及一种短时脉冲信号的实现方法及其装置。
技术介绍
目前，FPGA广泛应用于数字系统设计领域，基于FPGA的设计方法具有灵活、集成度高的优点，但是，应用FPGA必然面临器件速度和面积的约束，对于航天、军工等具体应用领域，能够得到的FPGA的资源和速度都非常有限，在速度和资源均受到限制的情况下， FPGA的设计工作会面临一些新的问题。比如在某个FPGA的设计任务中，需要产生周期的短时脉冲控制信号，这些脉冲信号的宽度约在IOns左右，如果以常规的同步设计方法来实现，FPGA至少需要频率为IOOMHz的输入时钟，但是设计任务所能得到的FPGA的最大工作频率仅为70MHz，显然，约束条件限制了常规方法的应用，急需一种新的设计方法，使其突破 FPGA器件本身的速度限制，产生纳秒级的短时脉冲，并且满足特定的相位关系。
技术实现思路
为了解决
技术介绍
中存在的上述技术问题，本专利技术提供了一种可产生纳秒级的短时脉冲、脉冲的宽度与延时电路的延时参数有关，与电路的工作时钟的频率无关以及可满足特定的相位关系的短时脉冲信号的实现方法及其装置。本专利技术的技术解决方案是本专利技术提供了一种短时脉冲信号的实现方法，其特殊之处在于所述方法包括以下步骤1)获取短时脉冲产生电路的时钟信号；2)产生输入信号；4)在步骤1)所得到的时钟信号的触发沿对步骤幻获得的输入信号的高电平进行锁存，得到锁存信号；5)对锁存信号进行延时，得到延时信号；6)用延时信号作为控制信号对步骤3)所得到的锁存信号进行异步清零，获取短时脉冲信号。上述方法在步骤2、和步骤4)之间还包括3)对步骤幻所得到的输入信号进行相位调整，得到相移信号。上述得到步骤幻的相移信号时，所述步骤4)是在步骤1)所得到的时钟信号的触发沿对步骤幻获得的输入信号的高电平或步骤幻所产生得到的相移信号的高电平进行锁存，得到锁存信号。上述方法还包括7)对步骤6)所得到的短时脉冲信号进行极性调整。上述步骤1)中的时钟信号是由晶体振荡器直接产生的频率小于IOOMHz的时钟信号。上述步骤4)中的锁存是在全局时钟信号的上升沿触发进行锁存。上述步骤5)中的延时的方式是门延时和布线延时。一种短时脉冲信号的实现装置，其特殊之处在于所述装置包括用于对输入信号的高电平进行锁存的锁存单元、用于对锁存信号进行延时的延时单元以及用于锁存信号进行异步清零的复位单元；所述锁存单元通过延时单元接入复位单元；所述复位单元接入锁存单元；所述锁存单元是触发器。上述装置还包括用于对输入信号进行相位调整的相位调整单元；所述相位调整单元通过锁存单元接入延时单元；所述相位调整单元是缓冲器。上述装置还包括用于对已经获取到的短时脉冲信号进行极性调整的极性控制单元；所述极性控制单元接入锁存单元；所述极性控制单元是非门或直接输出。本专利技术的优点是1、可产生纳秒级短时脉冲。本专利技术所提供的短时脉冲信号的实现方法将之前得到的时钟的触发沿的高电平进行锁存，同时将对锁存信号进行延时，得到延时信号后作为控制信号将锁存信号异步清零，获取短时脉冲信号。本专利技术一改传统的实现短时脉冲需要采用时钟周期小于脉冲宽度的时钟，此方法采用低频时钟产生纳秒级的短时脉冲，时钟频率显著降低，非常适合在外部时钟频率受到限制的系统中使用。2、可满足特定的相位关系。本专利技术所提供的短时脉冲信号的实现方法能够根据实际需要改变短时脉冲的极性，使用低频时钟产生纳秒级的短时脉冲，这种方法可以应用于 FPGA工作频率受到限制的场合，同时，通过改变缓冲器的数目，可以改变短时脉冲宽度和相位，实现方式灵活，结构简单，易于实现。附图说明图1是本专利技术所提供的短时脉冲信号的实现装置的原理框架结构示意图；图2是本专利技术所提供的短时脉冲信号的实现装置的基本电路图；图3是依据本专利技术所提供短时脉冲信号的实现方法所产生的短时脉冲信号的时序图。具体实施例方式本专利技术提供了一种短时脉冲信号的实现方法，该方法包括以下步骤1)获取短时脉冲产生电路的时钟信号；该时钟信号是由晶体振荡器直接产生时钟信号，时钟频率小于IOOMHz ；2)获取短时脉冲产生电路的异步复位信号；该复位信号的作用是对短时脉冲产生电路的输出信号进行异步复位，低电平有效；3)产生输入信号；输入信号的正负脉冲宽度均大于输入时钟周期；4)为了使短时脉冲信号和输入信号的相位关系满足设计要求，可以对输入信号进行相位调整，获得相移信号；5)在步骤1)所得到的时钟的触发沿对步骤幻获得的输入信号的高电平进行锁存或步骤4)获得的相移信号的高电平进行锁存，得到锁存信号；锁存，就是利用全局时钟的上升沿触发进行锁存。6)对锁存信号进行延时，得到延时信号；延时的方式是门延时和布线延时。7)用延时信号作为控制信号将锁存信号异步清零，获取短时脉冲信号；8)对已经获得到的短时脉冲信号进行极性调整，也就是对已经获取得到的短时脉冲进行反相操作。将短时脉冲信号直接输出得到正的短时脉冲信号；将短时脉冲信号反相后输出得到负的短时脉冲信号。参见图1和图2，本专利技术在提供一种短时脉冲信号产生方法的同时，还提供了一种产生短时脉冲信号的装置，该装置包括用于对输入信号的高电平进行锁存的锁存单元、用于对锁存信号进行延时的延时单元以及用于锁存信号进行异步清零的复位单元；锁存单元通过延时单元接入复位单元；复位单元接入锁存单元；锁存单元是触发器。为了便于对已经获得的短时脉冲进行相位调整，本专利技术所提供的短时脉冲信号产生装置还包括用于对输入信号进行相位调整的相位调整单元；相位调整单元通过锁存单元接入延时单元；该相位调整单元是缓冲器。为了便于对获得到的短时脉冲信号进行极性调整，本专利技术所提供的装置还包括用于对已经获取到的短时脉冲信号进行极性调整的极性控制单元；极性控制单元接入锁存单元；该极性控制单元可以是非门或直接输出。本专利技术在工作时，输入信号直接经过相位调整单元进行相位调整后在时钟触发沿被锁存单元锁存；锁存信号经过延时单元延时后作为复位单元的输入信号，复位信号作为复位单元的输入信号；复位单元的输出信号作为锁存单元的控制信号将锁存信号清零；锁存信号通过极性控制单元的极性选择处理后输出短时脉冲信号。参见图2和图3，将通过具体的实施例对本专利技术所提供的短时脉冲信号的实现方法做进一步说明，本专利技术所提供的短时脉冲信号的实现方法的具体实现步骤如下1)输入时钟信号CLK接入触发器B-REG和C-REG的时钟输入端，上升沿触发，触发器B-REG和C-REG组成锁存单元；2)输入复位信号RESET先经过非门INV再经过或门OR后输入触发器B-REG和 C-REG的异步清零端CLR，CLR高电平有效，RESET低电平有效，非门INV和或门OR组成复位单元；3)输入信号A经过3个串连的缓冲器BUFD后产生信号A-SHFT，A-SHFT输入触发器B-REG，3个串连的缓冲器组成相位调整单元，如果不需要进行相位调整，输入信号A直接输入触发器C-REG ；4)相位调整后的信号A-SHFT和输入信号A在时钟上升沿分别被锁存单元中的触发器B-REG和C-REG锁存；5)触发器B-REG输出信号先经过2个串连的缓冲器BUFD延时再经或门OR后输入触发器B-REG的异步清零端CLR，触发器C-REG输出信号先经过3个缓冲器BUFD延时再本文档来自技高网...
【技术保护点】
１．一种短时脉冲信号的实现方法，其特征在于：所述方法包括以下步骤：１）获取短时脉冲产生电路的时钟信号；２）产生输入信号；４）在步骤１）所得到的时钟信号的触发沿对步骤２）获得的输入信号的高电平进行锁存，得到锁存信号；５）对锁存信号进行延时，得到延时信号；６）用延时信号作为控制信号对步骤３）所得到的锁存信号进行异步清零，获取短时脉冲信号。
【技术特征摘要】
【专利技术属性】
技术研发人员：段永强，汶德胜，高伟，赵葆常，
申请(专利权)人：中国科学院西安光学精密机械研究所，
类型：发明
国别省市：87
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。