CMOS图像传感器及其形成方法技术

一种CMOS图像传感器，包括：基底；位于所述基底内或表面的P型埋层；位于所述基底上的N型外延层，所述N型外延层包括多个像素单元，所述像素单元包括N型感光区，所述N型感光区的位置与所述P型埋层的位置相对应。一种CMOS图像传感器的形成方法，包括：提供基底；形成位于所述基底内或表面的P型埋层；形成位于所述基底上的N型外延层，所述N型外延层包括多个像素单元，所述像素单元包括N型感光区，所述N型感光区的位置与所述P型埋层的位置相对应。本发明专利技术实施例的CMOS图像传感器捕获电子的区域更深，像素单元间串扰更小、电子溢出更少，成像质量好。

【技术实现步骤摘要】

本专利技术涉及半导体
，特别涉及CMOS图像传感器及其形成方法。
技术介绍
图像传感器的作用是将光学图像转化为相应的电信号。图像传感器分为互补金属氧化物(CM0Q图像传感器和电荷耦合器件(CCD)图像传感器。CCD图像传感器的优点是对图像敏感度较高，噪声小，但是CCD图像传感器与其他器件的集成比较困难，而且CCD图像传感器的功耗较高。相比之下，CMOS图像传感器具有工艺简单、易与其他器件集成、体积小、重量轻、功耗小、成本低等优点。目前CMOS图像传感器已经广泛应用于静态数码相机、 照相手机、数码摄像机、医疗用摄像装置(例如胃镜)、车用摄像装置等。CMOS图像传感器的基本单元是由一个光电二极管和多个晶体管构成的。请参考图1，现有技术中CMOS图像传感器的形成方法，包括提供P型衬底101，所述P型衬底101包括多个像素单元；在所述像素单元内，形成位于所述P型衬底101内的N型感光区103。现有技术的CMOS图像传感器的成像质量不高。在公开号为CN1933169A的中国专利申请中，公开了一种“降低串扰的CMOS图像传感器”，但CMOS图像传感器的成像质量提高的较为有限。
技术实现思路
本专利技术的实施例解决的问题是提供一种成像质量高的CMOS图像传感器及其形成方法。为解决上述问题，本专利技术提供一种CMOS图像传感器，包括基底；位于所述基底内或表面的P型埋层；位于所述基底上的N型外延层，所述N型外延层包括多个像素单元，所述像素单元包括N型感光区，所述N型感光区的位置与所述P型埋层的位置相对应。可选地，所述N型感光区的位置与所述P型埋层的位置相对应，包括所述P型埋层覆盖所述基底表面，所述N型感光区位于所述P型埋层的上方；或所述P型埋层位于所述基底内，所述N型感光区位于所述P型埋层的上方；或所述P型埋层位于所述基底内或表面，所述P型埋层包括多个分立的P型埋层单元，所述P型埋层单元之间具有间隔，所述N 型感光区位于所述P型埋层单元的正上方；或所述P型埋层位于所述基底内或表面，所述P 型埋层包括多个分立的P型埋层单元，所述P型埋层单元之间具有间隔，所述N型感光区位于所述间隔的正上方。可选地，所述基底为N型硅衬底；或所述基底包括N型半导体衬底和位于所述N型半导体衬底表面的初始N型外延层。可选地，当所述基底包括N型半导体衬底和位于所述N型半导体衬底表面的初始N4型外延层时，所述P型埋层位于所述初始N型外延层的表面或位于所述初始N型外延层内。可选地，所述P型埋层的P型离子浓度为lE15-lE20/cm3。可选地，所述N型外延层的厚度为2 7μπι，离子浓度为lE10-lE16/cm3。可选地，还包括位于所述N型外延层内、环绕所述像素单元的感光区域且与P型埋层相连的P型隔离区。可选地，所述P型隔离区的离子浓度为lE15_lE19/cm3。一种CMOS图像传感器的形成方法，包括提供基底；形成位于所述基底内或表面的P型埋层；形成位于所述基底上的N型外延层，所述N型外延层包括多个像素单元，所述像素单元包括N型感光区，所述N型感光区的位置与所述P型埋层的位置相对应。可选地，所述N型感光区的位置与所述P型埋层的位置相对应，包括所述P型埋层覆盖所述基底表面，所述N型感光区位于所述P型埋层的上方；或所述P型埋层位于所述基底内，所述N型感光区位于所述P型埋层的上方；或所述P型埋层位于所述基底内或表面，所述P型埋层包括多个分立的P型埋层单元，所述P型埋层单元之间具有间隔，所述N 型感光区位于所述P型埋层单元的正上方；或所述P型埋层位于所述基底内或表面，所述P 型埋层包括多个分立的P型埋层单元，所述P型埋层单元之间具有间隔，所述N型感光区位于所述间隔的正上方。可选地，所述P型埋层的形成工艺为离子注入或者外延生长工艺，所述P型埋层的 P型离子浓度为lE15-lE20/cm3。可选地，所述基底为N型硅衬底；或所述基底包括N型半导体衬底和形成在所述N 型半导体衬底表面的初始N型外延层。可选地，当所述基底包括N型半导体衬底和形成在所述N型半导体衬底表面的初始N型外延层时，所述P型埋层形成在所述初始N型外延层的表面或位于所述初始N型外延层内。可选地，还包括形成位于所述N型外延层内、环绕所述像素单元的感光区域且与 P型埋层相连的P型隔离区。可选地，所述P型隔离区的形成工艺为离子注入，所述离子注入的能量为10 3000kev，注入P型离子的浓度为lE15_lE19/cm3。可选地，所述P型隔离区的形成步骤为在所述N型外延层表面形成具有开口的光刻胶层，所述开口的位置与像素单元的边界相对应；以所述光刻胶层为掩膜，注入P型离子，形成环绕所述像素单元区域的感光区域的P型隔离区；对所形成的P型隔离区进行退火处理。与现有技术相比，本专利技术的实施例具有以下优点本专利技术的实施例在基底内或表面先形成P型埋层，再在基底上形成N型外延层，然后在N型外延层内形成多个像素单元。本专利技术实施例的CMOS图像传感器中，光电二极管的耗尽区大，所述光电二极管吸收入射光中的原色光尤其是红光的能力变强，捕获电子的区域更深，N型的衬底可以减少像素单元间的串扰和电子溢出，CMOS图像传感器输出的彩色图像的质量好。进一步的，当本专利技术的实施例的基底包括N型半导体衬底和位于N型半导体衬底的初始N型外延层时，所述初始N型外延层的浓度较低，在后续形成P型埋层时，在形成工艺上容易控制，形成的CMOS图像传感器捕获电子的区域更深，CMOS图像传感器的成像质量更好。更进一步的，本专利技术的实施例中，还包括形成位于所述N型外延层内、环绕所述像素单元的感光区域且与P型埋层相连的P型隔离区。所述P型隔离区可以用于在像素单元之间形成势垒，以防止电子串扰到与之相邻的像素单元；当像素单元发生电子饱和时，迫使电子从另外的势垒较低的位置溢出，减少对相邻像素单元的影响，提高CMOS图像传感器的成像质量。附图说明图1是现有技术CMOS图像传感器的形成方法的剖面结构示意图；图2是本专利技术第一实施例的CMOS图像传感器的形成方法的流程示意图；图3 图7是本专利技术第一实施例的CMOS图像传感器的形成方法的剖面结构示意图；图8是本专利技术第二实施例的CMOS图像传感器的形成方法的流程示意图；图9 11是本专利技术第二实施例的CMOS图像传感器的形成方法的剖面结构示意图；图12是本专利技术第三实施例的CMOS图像传感器的形成方法的流程示意图；图13是本专利技术第三实施例的CMOS图像传感器的形成方法的剖面结构示意图；图14是本专利技术第四实施例的CMOS图像传感器的形成方法的流程示意图；图15 图16是本专利技术第四实施例的CMOS图像传感器的形成方法的剖面结构示意图。具体实施例方式正如
技术介绍
所述，现有技术CMOS图像传感器的成像质量不高。本专利技术实施例的专利技术人经过研究后发现，现有技术直接在P型衬底内形成N型感光区，形成的图像传感器收集电子的能力较弱，且部分电子易溢出至别的像素单元，影响CMOS图像传感器的成像质量。本专利技术实施例的专利技术人经过进一步研究后发现，现有技术直接在所述P型衬底内离子注入形成N型感光区构成的光电二极管，离子注入的能量和光刻胶的厚度有限，无法形成较深的感光区，光电二极管的耗尽区较小，使得所述光电二极管吸收入射光中的原色光，尤其是红光的能力变差，影响彩本文档来自技高网...

【技术保护点】
１．一种ＣＭＯＳ图像传感器，其特征在于，包括：基底；位于所述基底内或表面的Ｐ型埋层；位于所述基底上的Ｎ型外延层，所述Ｎ型外延层包括多个像素单元，所述像素单元包括Ｎ型感光区，所述Ｎ型感光区的位置与所述Ｐ型埋层的位置相对应。

【技术特征摘要】

【专利技术属性】
技术研发人员：李杰，赵立新，
申请(专利权)人：格科微电子上海有限公司，
类型：发明
国别省市：31