V/I源表用可编程脉冲发生器制造技术

一种用于半导体器件专用自动化测试设备的V/I源表用可编程脉冲发生器，其功能和性能适合于半导体器件的电压、电流信号的驱动和检测，尤其适用于模拟器件测试系统中的功率参数测试。其特征是：所述的可编程脉冲发生器由CPLD硬件逻辑构成；该逻辑可对每一V/I源表通道的脉冲延迟时间和脉冲宽度进行设置；可编程脉冲通过模拟开关的允许端控制V/I源表通道的DAC信号的有效与否，进而控制V/I源表的输出与否；在相关可编程脉冲结束之前可自动启动该通道的ADC进行数据采样；可用软件全局指令同时启动多路V/I源表按事先设置好的要求协调工作。（*该技术在2020年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术公开了一种用于半导体器件专用自动化测试设备的V/I源表可编程脉冲发生器，其功能和性能适合于半导体器件的电压、电流信号的驱动和检测，尤其适用于模拟器件测试系统中的功率参数测试。
技术介绍
V/I源表是模拟器件测试系统的基本和主要硬件资源之一，最基本的操控方法是用软件直接操控V/I源表的输出幅度和输出时间，但这一操控方法所带来的主要问题是1.软件编写错误会导致不安全因素，例如软件操控V/I源表输出某一电压(或电流)后，如果忘记编写电压(或电流)归零，V/I源表会持续输出某一电压(或电流)，这对于大电流输出的功率V/I源表来说会导致功率级过热。2.软件编写的顺序决定了硬件动作的顺序，软件的顺序错误会导致硬件动作顺序的错误。3.V/I源表的输出时间由软件延时决定，在非实时操作系统中软件的延时有时会不可靠(被其它更高优先级别的进程打断)。
技术实现思路
为解决上述技术问题，本技术解决相关技术问题所采用的技术方案是为每一个V/I源表通道设计由硬件构成的可编程脉冲发生器，用于操控V/I源表的输出。其特征是V/I源表通道的CPLD⑴控制通道DAC(2)的电压实现对V/I源表的恒压和恒流输出，DAC的电压信号通过模拟开关(3)进入V/I源控制器(4)作为V/I源表的恒压或恒流的基准，并通过功率放大器(5)完成恒压、恒流输出(6)，同时通过反馈信号(7)实现V/I源表的闭环反馈。模拟开关C3)除了接受通道DACQ)的电压信号外，其允许端EN还直接受 CPLD (I)PLS脉冲控制信号(8)的控制，使进入V/I源控制器(4)的电压基准信号变成一个脉冲信号，从而实现了 V/I源表的脉冲输出。V/I源表的CPLD(I)除了可以接受针对单路 V/I源表通道的局部指令(11)完成各V/I源表通道的设置，也可分别对每一 V/I源表可编程脉冲发生器独立进行脉冲延迟时间Tl和脉冲宽度T2的设置，也全局指令下同时启动多路V/I源表可编程脉冲发生器同步协调工作。通道ADC(9)用于采集V/I源表的测压和测流信号，但其控制端受CPLD(I)AD片选信号ADCS(10)的控制，CPLD(I)的内部逻辑可以保证ADCS信号(10)发生在PLS脉冲控制信号(8)的结束之前，因此可以实现在V/I源表的电压或电流脉冲结束时自动完成ADC采样。所述的可编程脉冲发生器由CPLD硬件逻辑构成；该逻辑可对每一 V/I源表通道的脉冲延迟时间和脉冲宽度进行设置；可编程脉冲通过模拟开关的允许端控制V/I源表通道的DAC信号的有效与否，进而控制V/I源表的输出与否；在相关可编程脉冲结束之前可自动启动该通道的ADC进行数据采样；可用软件全局指令同时启动多路V/I源表按事先设置好的要求协调工作。本技术的有益效果是，可以在实现V/I源表通道操控的前提下提高V/I源表3的自身安全性，提高V/I源表的工作速度和效率，简化控制软件的复杂程度和调试难度，易于实现多通道V/I源表协同工作的复杂时序。以下结合附图和实施例对本技术进一步说明。附图说明图1是可编程脉冲工作时序示意图。图2是可编程脉冲工作原理示意图。图3可编程脉冲发生器的CPLD逻辑示意图(VI CHANNEL内部相关逻辑)。图4可编程脉冲发生器的CPLD逻辑示意图(TP300A内部相关逻辑)。具体实施方式在图1中，波形(1)- )分别是V/I源表通道0到3的输出波形，波形(5)-(8)分别是v/ 源表通道0到3的ADC工作信号。由图可知，各V/I源表通道可以分别设置其脉冲产生的延迟时间Tl和脉冲宽度T2。延迟时间Tl的编程范围为0到12. 75mS，脉冲宽度 T2的编程范围为50uS到12. 75mS。在T2脉冲结束前，各V/I源表通道可自动启动通道ADC 完成数据采集。通过编程很容易实现脉冲之间在时序上的包含关系(1)和O)；衔接关系 ⑵和(3)；以及顺序关系⑷和(3)。在图2中，V/I源表通道的CPLD(I)控制通道DAC(2)的电压实现对V/I源表的恒压和恒流输出，DAC的电压信号通过模拟开关(3)进入V/I源控制器(4)作为V/I源表的恒压或恒流的基准，并通过功率放大器( 完成恒压、恒流输出(6)，同时通过反馈信号(7) 实现V/I源表的闭环反馈。模拟开关C3)除了接受通道DACQ)的电压信号外，其允许端EN还直接受CPLD(I) PLS脉冲控制信号⑶的控制，使进入V/I源控制器(4)的电压基准信号变成一个脉冲信号，从而实现了 V/I源表的脉冲输出。最后，通道ADC(9)用于采集V/I源表的测压和测流信号，但其控制端受CPLD (I)AD 片选信号ADCS(IO)的控制，CPLD(I)的内部逻辑可以保证ADCS信号(10)发生在PLS脉冲控制信号(8)的结束之前，因此可以实现在V/I源表的电压或电流脉冲结束时自动完成ADC 采样。V/I源表的CPLD(I)除了可以接受针对单路V/I源表通道的局部指令(11)完成各V/I源表通道的设置以外，同时还可以接受针对多路V/I源表通道的全局指令(12)的操控完成对多路V/I源表的同时启动，从而实现多路V/I源表的协同工作。在图3中，在全局有效信号GLBS、启动信号START和脉冲工作方式信号PLSMOD有效的前提下，全局指令F5将启动脉冲计数模块TP300A(1)工作。脉冲计数模块TP300A(1) 的输出信号D/A与相关信号组合，产生脉冲控制信号PLS (2)，用于控制V/I源表中的模拟开关。脉冲计数模块TP300A(1)的输出信号ADC与相关信号组合，产生ADC控制信号ADCS(3)， 用于控制V/I源表中的ADC进行数据采样。在图4中，Tl设置寄存器(1)用于设置V/I源表脉冲的延迟时间，8位寄存器的设置范围为0-255，对应延迟时间的设置范围为0-12. 75mS。T2设置寄存器(1)用于设置V/I源表脉冲的脉宽时间，8位寄存器的设置范围为1-255，对应脉宽时间的设置范围为50uS-12. 75mS。时钟计数器(3)和时钟计数器(4)为两个十进制计数器，用于对频率为2MHz 的时钟进行计数分频，得到频率为20KHz(周期为50uS)的时钟信号。时钟计数器(5)和时钟计数器(6)共同构成一组8位的二进制计数器，用于对频率为20KHz的时钟信号进行计数，当其计数值与Tl设置寄存器(1)中的设置相同时，Tl时间比较器(7)将产生脉冲控制信号(9)的前沿，当其计数值与T2设置寄存器(1)中的设置相同时，T2时间比较器(8)将产生脉冲控制信号(9)的后沿，从而得到一个完整的脉冲输出波形。本文档来自技高网...

【技术保护点】
１．一种用于半导体器件专用自动化测试设备的Ｖ／Ｉ源表可编程脉冲发生器，其特征是：Ｖ／Ｉ源表通道的ＣＰＬＤ（１）控制通道ＤＡＣ（２）的电压实现对Ｖ／Ｉ源表的恒压和恒流输出，ＤＡＣ的电压信号通过模拟开关（３）进入Ｖ／Ｉ源控制器（４）作为Ｖ／Ｉ源表的恒压或恒流的基准，并通过功率放大器（５）完成恒压、恒流输出（６），同时通过反馈信号（７）实现Ｖ／Ｉ源表的闭环反馈，模拟开关（３）除了接受通道ＤＡＣ（２）的电压信号外，其允许端ＥＮ还直接受ＣＰＬＤ（１）ＰＬＳ脉冲控制信号（８）的控制，使进入Ｖ／Ｉ源控制器（４）的电压基准信号变成一个脉冲信号，从而实现了Ｖ／Ｉ源表的脉冲输出，Ｖ／Ｉ源表的ＣＰＬＤ（１）除了可以接受针对单路Ｖ／Ｉ源表通道的局部指令（１１）完成各Ｖ／Ｉ源表通道的设置，也可分别对每一Ｖ／Ｉ源表可编程脉冲发生器独立进行脉冲延迟时间Ｔ１和脉冲宽度Ｔ２的设置，也全局指令下同时启动多路Ｖ／Ｉ源表可编程脉冲发生器同步协调工作，通道ＡＤＣ（９）用于采集Ｖ／Ｉ源表的测压和测流信号，但其控制端受ＣＰＬＤ（１）ＡＤ片选信号ＡＤＣＳ（１０）的控制，ＣＰＬＤ（１）的内部逻辑可以保证ＡＤＣＳ信号（１０）发生在ＰＬＳ脉冲控制信号（８）的结束之前，因此可以实现在Ｖ／Ｉ源表的电压或电流脉冲结束时自动完成ＡＤＣ采样。...

【技术特征摘要】
1.一种用于半导体器件专用自动化测试设备的V/I源表可编程脉冲发生器，其特征是ν/Ι源表通道的CPLD(I)控制通道DAC ( 的电压实现对V/I源表的恒压和恒流输出， DAC的电压信号通过模拟开关(3)进入V/I源控制器(4)作为V/I源表的恒压或恒流的基准，并通过功率放大器(5)完成恒压、恒流输出(6)，同时通过反馈信号(7)实现V/I源表的闭环反馈，模拟开关(3)除了接受通道DACQ)的电压信号外，其允许端EN还直接受 CPLD (I)PLS脉冲控制信号(8)的控制，使进入V/I源控制器(4)的电压基准信号变成一个脉冲信号，从而实现了 V/I源表的脉冲输出，V/I源表的CPLD (1)除了可以接受针对单路V/ I源表通道的局部指令(11)完成各V/I源表通道的设置，也可分别对每一 V...

【专利技术属性】
技术研发人员：孙铣，周鹏，王晓强，刘惠鹏，
申请(专利权)人：北京华峰测控技术有限公司，
类型：实用新型
国别省市：11