本发明专利技术公开了一种SOI场效应晶体管的TCAD仿真校准方法，通过建立TCAD工艺仿真程序得到不同沟道长度Lgate的工艺仿真MOS器件结构，在此基础上，根据实际器件的透射电镜TEM测试结果、二次离子质谱SIMS测试结果、CV测试结果、WAT测试结果及方块电阻测试结果对工艺仿真MOS器件结构进行校准，从而完成SOI场效应晶体管关键电学参数的TCAD仿真校准。本发明专利技术的校准方法可以使同一SOI工艺下各尺寸MOSFET关键参数Vt和Idsat的TCAD仿真结果均达到误差小于10%的高精度要求，并且能在多个Split条件上实现精准有效的预测，从而为新工艺流程的研发和优化提供了有力的指导。
【技术实现步骤摘要】
本专利技术涉及半导体器件仿真技术，尤其涉及一种SOI场效应晶体管的TCAD仿真校准方法，属于微电子器件领域。
技术介绍
集成电路工艺和器件技术的计算机辅助设计(简称TCAD)，是集成电路器件设计和虚拟制造的重要组成部分，是IC工艺和器件特性快速分析的有力工具。IC TCAD主要包括工艺仿真和器件仿真，其中工艺仿真主要是利用工艺流程和工艺参数仿真得到虚拟器件结构以及杂质分布、结深、方块电阻等，器件仿真主要是利用器件物理模型和测试条件在虚拟器件结构上仿真得到器件特性参数和曲线。应用IC TCAD能缩短IC工艺和器件的开发周期，节省试制成本，还能获取实验很难得到的信息，和深化IC工艺和器件的物理研究。目前，利用TCAD平台对工艺及器件物理特性进行仿真的模拟技术已广泛应用于半导体工艺和器件设计中。然而，随着集成电路特征尺寸的不断缩小，IC制造工艺和器件结构特性趋于复杂， 在TCAD仿真的实际应用中，仿真结果往往会出现“失真”，模拟器件结构与实际结构产生偏差，仿真电学参数也出现很大的误差。比如，工艺模拟中淀积和刻蚀工艺失真带来Spacer 形貌偏差，多种杂质多次注入的互相影响和SOI Top Silicon的应力和变形带来杂质分布偏差，以及器件模拟中栅氧化层厚度Tox值的设置偏差，等等。这些都极大影响了 TCAD仿真的可信度和精度，使得TCAD仿真结果无法为实际工艺和器件的研发提供有效指导。因此，本专利技术提出一种SOI场效应晶体管的TCAD仿真校准方法，利用实际器件的透射电镜TEM和二次离子质谱仪SIMS结果、CV测试曲线、晶片接受度测试(WAT，Wafer AcceptanceTest)等实测数据，对TCAD仿真模型参数进行合理有效地校准，可以使同一 SOI 工艺下各尺寸MOSFET关键参数Vt和Idsat的TCAD仿真结果均达到误差小于10%的高精度要求，并且能在多个Split条件上实现精准有效的预测，从而为新工艺流程的研发和优化提供了有力的指导。
技术实现思路
本专利技术要解决的技术问题在于提供一种SOI场效应晶体管的TCAD仿真校准方法。为了解决上述技术问题，本专利技术采用如下技术方案—种SOI场效应晶体管的TCAD仿真校准方法，包括以下步骤1)根据SOI CMOS实际工艺流程和具体工艺参数、版图尺寸信息，建立TCAD工艺仿真程序，由该工艺仿真程序运行得到不同沟道长度Lgate的工艺仿真MOS器件结构；2)按照步骤1)中的SOI CMOS实际工艺流程和具体工艺参数，利用与所述版图尺寸信息匹配的版图进行实际流片，制作得到不同沟道长度Lgate的MOS器件；3)利用实际流片得到的MOS器件进行栅区侧壁隔离结构(Spacer)处的透射电镜 (TEM)测试，得到MOS器件中栅区侧壁隔离结构的实际形貌，并以此校准工艺仿真MOS器件结构的栅区侧壁隔离结构形貌；4)利用实际流片得到的MOS器件进行栅区下方阱区(well)杂质的二次离子质谱仪(SIMS)测试，得到阱区杂质分布曲线，并以此校准工艺仿真MOS器件结构中的阱区杂质分布；5)利用实际流片得到的MOS器件进行电学CV测试，由电学CV测试结果得到栅氧化层厚度拟合值，并以此校准工艺仿真MOS器件结构中栅氧化层厚度Tox值；6)利用实际流片得到的MOS器件进行晶片接受度测试(WAT，Wafer Acceptance Test)绘制出阈值电压Vt随沟道长度Lgate减小的变化曲线图，并以此校准工艺仿真MOS 器件结构中的源/漏轻掺杂延伸区(Pocket)杂质横向扩散分布，使得到的工艺仿真MOS器件结构的阈值电压Vt随沟道长度Lgate减小的变化曲线图与晶片接受度测试绘制出的阈值电压Vt随沟道长度Lgate减小的变化曲线图基本拟合；7)利用实际流片得到的MOS器件进行方块电阻测试，得到源/漏区(S/D)的方块电阻，并以此校准工艺仿真MOS器件结构中的源/漏区杂质分布，使得到的工艺仿真MOS器件结构中源/漏区的方块电阻与实测的源/漏区方块电阻基本拟合；8)在经步骤3)_7)校准后的工艺仿真MOS器件结构的基础上，进行器件电学性能仿真，运行得到不同沟道长度Lgate的各MOS器件的关键电学参数的仿真结果，从而完成 SOI场效应晶体管关键电学参数的TCAD仿真校准。作为本专利技术的优选方案，步骤4)通过调整工艺仿真程序中的阱区杂质注入模型及扩散模型，使得到的工艺仿真MOS器件结构的阱区杂质分布与SIMS实测的杂质分布曲线基本拟合。作为本专利技术的优选方案，步骤6)通过调整工艺仿真程序中的源/漏轻掺杂延伸区 (Pocket)杂质注入模型及扩散模型，并对得到的工艺仿真MOS器件结构进行器件电学性能仿真，使得到的工艺仿真MOS器件结构的阈值电压Vt随沟道长度Lgate减小的变化曲线图与晶片接受度测试绘制出的阈值电压Vt随沟道长度Lgate减小的变化曲线图基本拟合。该图直观体现了实际MOS器件的逆短沟效应(或短沟效应)程度，由此可使得到的工艺仿真 MOS器件结构中Pocket杂质横向扩散分布引起的逆短沟效应或短沟效应程度与实际MOS器件的逆短沟效应或短沟效应的程度相符合。作为本专利技术的优选方案，步骤7)通过调整工艺仿真程序中的源/漏区杂质注入模型及扩散模型，使得到的工艺仿真MOS器件结构的方块电阻与实测的方块电阻基本拟合。作为本专利技术的优选方案，步骤8)在经步骤3)_7)校准后的工艺仿真MOS器件结构的基础上，再根据实际电参数测试条件和相关器件物理模型，建立器件仿真程序，进行器件电学性能仿真，运行得到不同沟道长度Lgate的各MOS器件的关键电学参数的仿真结果。作为本专利技术的优选方案，步骤8)中的关键电学参数包括阈值电压Vt和饱和电流 Idsat0本专利技术的有益效果在于本专利技术提出的TCAD仿真校准方法利用透射电镜TEM和SIMS结果、CV测试曲线、 WAT测试等实测数据，对TCAD仿真模型参数进行合理有效地校准，可以使同一 SOI工艺下各尺寸MOSFET关键参数Vt和Idsat的TCAD仿真结果均达到误差小于10 %的高精度要求，并且能在多个Split条件上实现精准有效的预测，从而为新工艺流程的研发和优化提供了有力的指导。 附图说明图1为实施例的步骤1)中工艺仿真器件结构示意图。图2为实施例中器件结构的侧壁隔离结构的TEM测试和仿真结构对比图。图3为阱区杂质纵向分布工艺仿真曲线与SIMS实测的阱区杂质分布数据的校准对比图。图4为实施例中实测CV曲线的拟合结果图。图5为实施例中阈值电压Vt随沟道长度Lgate减小的变化曲线对比图，其中位于上方的数据线为WAT测试，下方的数据线为器件仿真数据。具体实施例方式下面结合附图进一步说明本专利技术的TCAD校准方法本专利技术的专利技术人针对SOI场效应晶体管的初步TCAD仿真结果进行误差分析，研究发现与WAT测试数据相比，对于不同沟道长度MOS器件的关键电学参数阈值电压Vt和饱和电流Idsat，TCAD仿真结果出现的较大误差主要是由于工艺仿真中的阱区注入杂质分布、源/漏轻掺杂延伸区注入杂质分布、源/漏区注入杂质分布、侧壁隔离结构形貌和器件仿真中栅氧化层厚度Tox值的偏差造成。其中，阱区注入杂质分布、器件仿真中栅氧化层厚度Tox值影响所有长沟道MOS器件的Vt和Idsat，而源/本文档来自技高网...
【技术保护点】
１．一种ＳＯＩ场效应晶体管的ＴＣＡＤ仿真校准方法，其特征在于，包括以下步骤：１）根据ＳＯＩ ＣＭＯＳ实际工艺流程和具体工艺参数、版图尺寸信息，建立ＴＣＡＤ工艺仿真程序，由该工艺仿真程序，运行得到不同沟道长度Ｌｇａｔｅ的工艺仿真ＭＯＳ器件结构；２）按照步骤１）中的ＳＯＩ ＣＭＯＳ实际工艺流程和具体工艺参数，利用与所述版图尺寸信息匹配的版图进行实际流片，制作得到不同沟道长度Ｌｇａｔｅ的ＭＯＳ器件；３）利用实际流片得到的ＭＯＳ器件进行栅区侧壁隔离结构处的透射电镜测试，得到ＭＯＳ器件中栅区侧壁隔离结构的实际形貌，并以此校准工艺仿真ＭＯＳ器件结构的栅区侧壁隔离结构形貌；４）利用实际流片得到的ＭＯＳ器件进行栅区下方阱区杂质的二次离子质谱仪测试，得到阱区杂质分布曲线，并以此校准工艺仿真ＭＯＳ器件结构中的阱区杂质分布；５）利用实际流片得到的ＭＯＳ器件进行电学ＣＶ测试，由电学ＣＶ测试结果得到栅氧化层厚度拟合值，并以此校准工艺仿真ＭＯＳ器件结构中栅氧化层厚度Ｔｏｘ值；６）利用实际流片得到的ＭＯＳ器件进行晶片接受度测试绘制出阈值电压Ｖｔ随沟道长度Ｌｇａｔｅ减小的变化曲线图，并以此校准工艺仿真ＭＯＳ器件结构中的源／漏轻掺杂延伸区杂质横向扩散分布，使得到的工艺仿真ＭＯＳ器件结构的阈值电压Ｖｔ随沟道长度Ｌｇａｔｅ减小的变化曲线图与晶片接受度测试绘制出的阈值电压Ｖｔ随沟道长度Ｌｇａｔｅ减小的变化曲线图基本拟合；７）利用实际流片得到的ＭＯＳ器件进行方块电阻测试，得到源／漏区的方块电阻，并以此校准工艺仿真ＭＯＳ器件结构中的源／漏区杂质分布，使得到的工艺仿真ＭＯＳ器件结构中源／漏区的方块电阻与实测的源／漏区方块电阻基本拟合；８）在经步骤３）－７）校准后的工艺仿真ＭＯＳ器件结构的基础上，进行器件电学性能仿真，运行得到不同沟道长度Ｌｇａｔｅ的各ＭＯＳ器件的关键电学参数的仿真结果，从而完成ＳＯＩ场效应晶体管关键电学参数的ＴＣＡＤ仿真校准。...
【技术特征摘要】
1.一种SOI场效应晶体管的TCAD仿真校准方法，其特征在于，包括以下步骤1)根据SOICMOS实际工艺流程和具体工艺参数、版图尺寸信息，建立TCAD工艺仿真程序，由该工艺仿真程序，运行得到不同沟道长度Lgate的工艺仿真MOS器件结构；2)按照步骤1)中的SOICMOS实际工艺流程和具体工艺参数，利用与所述版图尺寸信息匹配的版图进行实际流片，制作得到不同沟道长度Lgate的MOS器件；3)利用实际流片得到的MOS器件进行栅区侧壁隔离结构处的透射电镜测试，得到MOS 器件中栅区侧壁隔离结构的实际形貌，并以此校准工艺仿真MOS器件结构的栅区侧壁隔离结构形貌；4)利用实际流片得到的MOS器件进行栅区下方阱区杂质的二次离子质谱仪测试，得到阱区杂质分布曲线，并以此校准工艺仿真MOS器件结构中的阱区杂质分布；5)利用实际流片得到的MOS器件进行电学CV测试，由电学CV测试结果得到栅氧化层厚度拟合值，并以此校准工艺仿真MOS器件结构中栅氧化层厚度Tox值；6)利用实际流片得到的MOS器件进行晶片接受度测试绘制出阈值电压Vt随沟道长度 Lgate减小的变化曲线图，并以此校准工艺仿真MOS器件结构中的源/漏轻掺杂延伸区杂质横向扩散分布，使得到的工艺仿真MOS器件结构的阈值电压Vt随沟道长度Lgate减小的变化曲线图与晶片接受度测试绘制出的阈值电压Vt随沟道长度Lgate减小的变化曲线图基本拟合；7)利用实际流片得到的MOS器件进行方块电阻测试，得到源/漏区的方块电阻，并以此校准工艺仿真MOS器件结构中的源/漏区杂质分布，使得到的工艺仿真MOS器件结构中源 /漏区的方块电阻与实测的源/漏区方块电阻基本拟合；8)在经步骤3)-...
【专利技术属性】
技术研发人员：柴展，陈静，罗杰馨，伍青青，王曦，
申请(专利权)人：中国科学院上海微系统与信息技术研究所，
类型：发明
国别省市：31
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。