一种∑△控制的锁相环及其校准电路和校准方法技术

本发明专利技术公开了一种∑Δ控制的锁相环的校准电路，其包括存储模块、脉宽调制系数获取模块、校准脉冲幅度处理模块和第一加法器。存储模块将校准脉冲幅度与脉宽调制系数对应存储，校准脉冲幅度根据鉴频鉴相器的实际输出和理想输出的差值获得；脉宽调制系数获取模块根据∑Δ调制器的输出计算脉宽调制系数；校准脉冲幅度处理模块根据所述脉宽调制系数查找并调用相应的校准脉冲幅度，并根据被调用的校准脉冲幅度生成校准补偿值；第一加法器对校准补偿值与所述小数分频命令求和。本发明专利技术还公开了相应的校准方法及具有该校准电路的锁相环，可以对ＰＦＤ输出因脉冲宽度调制引起的内部失真进行持续的抵消，从而减小相位噪声。

【技术实现步骤摘要】

本专利技术涉及一种频率合成器，尤其涉及一种用于频率合成器的Σ δ控制的锁相 环及其校准电路和校准方法。
技术介绍
无线通信设备中的频率合成器一般用于射频信号的接收和发射。当接收到的射频 信号下变频到基带信号时，频率合成器产生一参考波形，通常被命名为本振，用来删除接收 信号的载波信号。当频率合成器应用于射频信号传输时，基带信号上混频到射频信号，频率 合成器就被用于产生射频载波。频率合成器通常包括压控振荡器和锁相环，该锁相环用于测量压控振荡器的输出 频率，然后提供一个闭环反馈信号给压控振荡器以调整其输出频率。随着通信技术的发展， 为了改善锁相环的分辨率以提高频率合成器的频率分辨率，现有的锁相环通常都采用小数 分频器进行分频。具体的，现有的锁相环结构如图1所示，包括分频器11、Σ Δ调制器12、 PFD (Phase Frequency Detector，鉴频鉴相器)13和脉宽调制器14，分频器11用于对压控 振荡器的输出信号进行分频以产生反馈信号，Σ Δ调制器12用于给所述分频器11提供分 频因子，PFD13比较所述分频器11产生的反馈信号与参考信号的相位差并将其转换为脉冲 信号，参考时钟一般为高稳时基，脉宽调制器14用于对所述PFD13输出的脉冲信号进行脉 宽调制。与整数分频锁相环不同，小数分频锁相环的小数分频器通过Σ Δ调制器来产生， PFD输出的相差是不断变化的，PFD的输出脉冲信号受脉冲宽度调制后呈现非线性，由此导 致的失真被称为近端失真。由Σ Δ调制器形成的远端失真能够通过环路滤波器进行滤除， 然而近端失真却滤除不掉，这就增加了压控振荡器的输出频率的近端相位噪声。脉宽调制 深度越深，影响越严重，一般对4阶或更高阶调制的影响比较大。因此，亟待提供一种Σ Δ 控制的锁相环及其校准电路和校准方法以克服上述缺陷。
技术实现思路
本专利技术要解决的技术问题在于提供一种Σ Δ控制的锁相环及其校准电路和校准 方法，其通过对所述锁相环的Σ Δ调制器的输入数据进行校准补偿，从而在PFD输出端模 拟PFD的理想输出和实际输出的差值对PFD的输出形成校准，进而对PFD输出因脉冲宽度 调制引起的内部失真进行持续的抵消，减小相位噪声。为了解决上述技术问题，本专利技术提供了一种Σ Δ控制的锁相环，其包括分频器、 Σ Δ调制器、PFD、脉宽调制器和校准电路。其中，所述分频器用于对压控振荡器的输出信 号进行分频以产生反馈信号；所述Σ Δ调制器用于根据输入命令为所述分频器提供分频 因子，所述输入命令包括小数分频命令和整数分频命令；所述PFD用于比较所述分频器产 生的反馈信号与参考信号的相位差以产生相位差信号并将其转换为脉冲信号；所述脉宽调 制器用于对所述PFD输出的脉冲信号进行脉宽调制。所述校准电路包括存储模块、脉宽调 制系数获取模块、校准脉冲幅度处理模块和第一加法器。其中，所述存储模块用于将校准脉冲幅度与脉宽调制系数对应存储，所述校准脉冲幅度根据所述鉴频鉴相器的实际输出和理 想输出的差值获得；所述脉宽调制系数获取模块用于根据Σ Δ调制器的输出计算脉宽调 制系数；所述校准脉冲幅度处理模块用于根据所述脉宽调制系数获取模块获得的脉宽调制 系数在所述存储模块中查找并调用相应的校准脉冲幅度，并根据被调用的校准脉冲幅度生 成校准补偿值；所述第一加法器用于对所述校准脉冲幅度处理模块生成的校准补偿值与所 述小数分频命令求和。本专利技术还提供了一种Σ Δ控制的锁相环的校准电路，其包括存储模块、脉宽调制 系数获取模块、校准脉冲幅度处理模块和第一加法器。其中，所述存储模块用于将校准脉冲 幅度与脉宽调制系数对应存储，所述校准脉冲幅度根据所述鉴频鉴相器的实际输出和理 想输出的差值获得；所述脉宽调制系数获取模块用于根据Σ Δ调制器的输出计算脉宽调 制系数；所述校准脉冲幅度处理模块用于根据所述脉宽调制系数获取模块获得的脉宽调制 系数在所述存储模块中查找并调用相应的校准脉冲幅度，并根据被调用的校准脉冲幅度生 成校准补偿值；所述第一加法器用于对所述校准脉冲幅度处理模块生成的校准补偿值与所 述小数分频命令求和。本专利技术还提供了一种Σ Δ控制的锁相环的校准方法，其包括以下步骤将校准脉 冲幅度与脉宽调制系数对应存储；根据Σ Δ调制器的输出计算脉宽调制系数；根据所述脉 宽调制系数查找相应的校准脉冲幅度；根据所述相应的校准脉冲幅度生成校准补偿值；以 及对所述校准补偿值与Σ Δ调制器的小数分频命令求和。与现有技术相比，本专利技术的Σ Δ控制的锁相环及其校准装置和校准方法通过模 拟PFD的实际输出和理想输出的差值来在Σ Δ调制器的输入端加入校准补偿值，从而在脉 宽调制器端形成一个校准叠加，进而对PFD输出因脉冲宽度调制引起的内部失真进行持续 的抵消，减小相位噪声。通过以下的描述并结合附图，本专利技术将变得更加清晰，这些附图用于解释本专利技术 的实施例。附图说明图1为现有的用于频率合成器的锁相环的结构框图；图2为本专利技术Σ Δ控制的锁相环的一个实施例的结构框图；图3为图2所示Σ Δ控制的锁相环的校准电路的结构框图；图4为图2所示Σ Δ控制的锁相环的详细结构示意图；图5为本专利技术Σ Δ控制的锁相环的校准方法的一个实施例的流程示意图。具体实施例方式现在参考附图描述本专利技术的实施例，附图中类似的元件标号代表类似的元件。如 上所述，本专利技术提供了一种Σ Δ控制的锁相环及其校准电路和校准方法，其通过对所述锁 相环的Σ Δ调制器的输入数据进行校准补偿，从而在PFD输出端模拟理想PFD输出和实际 PFD输出的差值对PFD的输出形成校准，进而对PFD输出因脉冲宽度调制引起的内部失真进 行持续的抵消，减小相位噪声。下面将结合附图详细阐述本专利技术实施例的技术方案。如图2所示，本实施例的Σ Δ控制的锁相环包括分频器21、Σ Δ调制器22、PFD23、脉宽调制器24和校准电路25。 其中，所述分频器21用于对压控振荡器(图未视)的输出信号进行分频以产生反馈信号； 所述Σ Δ调制器22用于根据输入命令为所述分频器21提供分频因子，所述输入命令包括 小数分频命令0. F和整数分频命令N，N、F均为整数；所述PFD23用于比较所述分频器21产 生的反馈信号与参考信号的相位差以产生相位差信号并将其转换为脉冲信号；所述脉宽调 制器24用于对所述PFD23输出的脉冲信号进行脉宽调制。如图3所示，所述校准电路25包括存储模块251、脉宽调制系数获取模块252、校 准脉冲幅度处理模块253和第一加法器254。其中，所述存储模块251用于将校准脉冲幅度 与脉宽调制系数对应存储，所述校准脉冲幅度根据所述PFD23的实际输出和理想输出的差 值获得；所述脉宽调制系数获取模块252用于根据Σ Δ调制器22的输出计算脉宽调制系 数；所述校准脉冲幅度处理模块253用于根据所述脉宽调制系数获取模块252获得的脉宽 调制系数在所述存储模块251中查找并调用相应的校准脉冲幅度，并根据被调用的校准脉 冲幅度生成校准补偿值；所述第一加法器254用于对所述校准脉冲幅度处理模块253生成 的校准补偿值与所述小数分频命令0. F求和。所述输入命令包括整数分频命令N和小数分频命令0. F，N、F均为整数。容易知 道，所述输入命令还可以包括伪随机信号，也叫做抖动信号。另外，输本文档来自技高网...

【技术保护点】
一种用于频率合成器的∑Δ调制器控制的锁相环，包括：分频器，用于对压控振荡器的输出信号进行分频以产生反馈信号；∑Δ调制器，用于根据输入命令为所述分频器提供分频因子，所述输入命令包括小数分频命令和整数分频命令；鉴频鉴相器，用于比较所述分频器产生的反馈信号与参考信号的相位差以产生相位差信号并将其转换为脉冲信号；以及脉宽调制器，用于对所述鉴频鉴相器输出的脉冲信号进行脉宽调制；其特征在于，还包括校准电路，所述校准电路包括：存储模块，用于将校准脉冲幅度与所述脉宽调制器的脉宽调制系数对应存储，所述校准脉冲幅度根据所述鉴频鉴相器的实际输出和理想输出的差值获得；脉宽调制系数获取模块，用于根据∑Δ调制器的输出计算脉宽调制系数；校准脉冲幅度处理模块，用于根据所述脉宽调制系数获取模块获得的脉宽调制系数在所述存储模块中查找并调用相应的校准脉冲幅度，并根据被调用的校准脉冲幅度生成校准补偿值；以及第一加法器，用于对所述校准脉冲幅度处理模块生成的校准补偿值与所述小数分频命令求和。

【技术特征摘要】
1.一种用于频率合成器的Σ Δ调制器控制的锁相环，包括分频器，用于对压控振荡器的输出信号进行分频以产生反馈信号； Σ Δ调制器，用于根据输入命令为所述分频器提供分频因子，所述输入命令包括小数 分频命令和整数分频命令；鉴频鉴相器，用于比较所述分频器产生的反馈信号与参考信号的相位差以产生相位差 信号并将其转换为脉冲信号；以及脉宽调制器，用于对所述鉴频鉴相器输出的脉冲信号进行脉宽调制； 其特征在于，还包括校准电路，所述校准电路包括存储模块，用于将校准脉冲幅度与所述脉宽调制器的脉宽调制系数对应存储，所述校 准脉冲幅度根据所述鉴频鉴相器的实际输出和理想输出的差值获得；脉宽调制系数获取模块，用于根据Σ Δ调制器的输出计算脉宽调制系数； 校准脉冲幅度处理模块，用于根据所述脉宽调制系数获取模块获得的脉宽调制系数在 所述存储模块中查找并调用相应的校准脉冲幅度，并根据被调用的校准脉冲幅度生成校准 补偿值；以及第一加法器，用于对所述校准脉冲幅度处理模块生成的校准补偿值与所述小数分频命 令求和。2.根据权利要求1所述的锁相环，其特征在于，所述脉冲调制系数获取模块包括 累加器，用于对Σ Δ调制器输出的分频因子与分频标准值的差值进行累加； 积分器，用于对所述累加器的累加结果进行积分；乘法器，用于根据参考信号频率与压控振荡器输出频率的关系和所述积分器的积分结 果计算脉宽调制系数。3.根据权利要求1或2所述的锁相环，其特征在于，还包括第二加法器，用于对所述 第一加法器的溢出与所述整数分频命令求和。4.一种Σ Δ控制的锁相环的校准电路，其特征在于，包括存储模块，用于将校准脉冲幅度与所述脉宽调制器的脉宽调制系数对应存储，所述校 准脉冲幅度根据鉴频鉴相器的实际输出和理想输出的差值获得；脉宽调制系数...

【专利技术属性】
技术研发人员：李国光，徐少波，王波，曾志雄，陈启铭，
申请(专利权)人：湖北众友科技实业股份有限公司，
类型：发明
国别省市：83[中国|武汉]