半导体装置制造方法及图纸

本发明专利技术提供一种具有沟槽栅极结构和沟槽式接触结构的半导体装置，能实现低导通电阻的同时，使单元的尺寸极小。本发明专利技术的半导体装置具有：基极层（３），具有第一导电型；源极层（４），形成在基极层（３）上，具有第二导电型；绝缘膜（５），形成在源极层（４）上。还具有：多个栅极结构（ＧＴ），贯通基极层（４）；多个导电部（８），贯通绝缘膜（５）及源极层（４），与源极层（４）及基极层（３）电连接。另外，栅极结构（ＧＴ）在俯视图中形成为条纹状。另外，导电部（８）与基极层（３）连接的部分在俯视图中为条纹状，形成在栅极结构（ＧＴ）间。进而，栅极结构（ＧＴ）和导电部（８）间的源极层（４）和基极层（３）接触的部分的尺寸为０．３６μｍ以上。

【技术实现步骤摘要】

本专利技术涉及一种半导体装置，尤其涉及具有沟槽栅极结构的功率用半导体装置。
技术介绍
作为在功率放大 电路或电源电路等的开关单元中使用的半导体装置，公知有例如 功率 MISi7ET (Metal Insulator Semiconductor Field EffectTransistor)等的具有高 电压元件的半导体装置。另外，在功率MISFET中，公知有被称为“纵式”和“横式”的功率 MISFET0进而，在“纵式”中，也公知有被称为沟槽栅极结构的功率MISFET。在此，MISFET是指在沟道形成区域(半导体)和栅极电极之间插入了栅极绝缘膜 的绝缘栅型场效应晶体管。此外，栅极绝缘膜由氧化硅膜构成的，通常被称为MOSFET (Metal Oxide Semiconductor Field EffectTransistor)。另外，电流在半导体衬底的厚度方向流动的是“纵式”，电流在半导体衬底的表面 方向流动的是“横式”。另外，在源极区域和漏极区域之间的沟道形成区域，形成电子的沟道的是“η型”， 形成空穴的沟道的是“P型”。另外，沟槽栅极结构是指，在设置于半导体衬底的主面的槽的内部，隔本文档来自技高网...

【技术保护点】
一种半导体装置，其特征在于，具有：基极层，具有第一导电型；源极层，形成在所述基极层上，并且具有第二导电型；绝缘膜，形成在所述源极层上；多个栅极结构，贯通所述基极层；多个导电部，贯通所述绝缘膜以及所述源极层，并且与所述源极层以及所述基极层电连接；以及源极电极，形成在所述绝缘膜上，并且与所述导电部电连接，所述栅极结构在俯视图中形成为条纹状，所述导电部与所述基极层连接的部分在俯视图中在所述栅极结构间与该栅极结构隔开，且与该栅极结构的所述条纹状的方向平行地形成，所述栅极结构和所述导电部之间的所述源极层和所述基极层接触的部分的尺寸为０．３６μｍ以上且０．４３μｍ以下。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：中田和成，楢崎敦司，本田成人，本并薰，
申请(专利权)人：三菱电机株式会社，
类型：发明
国别省市：JP[日本]