台面光电二极管及其制造方法技术

本发明专利技术提供了一种台面光电二极管及其制造方法。一种台面光电二极管，其包括台面，台面（光接收区台面）的侧壁和台面的上表面中的至少台面的肩部部分被生长在台面的侧壁和上表面上的第一导电型、第二导电型、半绝缘型或者未掺杂型的半导体层（例如，未掺杂的ＩｎＰ层）连续覆盖。在半导体层中，覆盖台面的侧壁的部分的层厚度Ｄ１等于或者大于８５０ｎｍ。

【技术实现步骤摘要】

本专利技术涉及一种台面光电二极管和用于制造台面光电二极管的方法。
技术介绍
台面光电二极管的特征在于能够减小寄生电容，能容易地进行模块安装，由于在 除了光接收单元之外的任何地方都不存在光吸收层因此频率响应特性不会由于光耦合泄 漏而退化，等等。在该台面光电二极管中，其pn结可以通过晶体生长来形成。因此，能够容 易控制pn结的位置和电场分布。此外，通过用半导体层覆盖处理成台面的光吸收层的侧壁，半导体和电介质钝化 膜(例如，SiN膜)之间的界面不是形成光吸收层的窄带隙半导体层(例如，InGaAs层)和 电介质钝化膜之间的界面，而用作为宽带隙半导体层(例如，InP层)和电介质钝化膜之间 的具有时间稳定性的界面。因此，可以实现长期稳定的可靠性。日本特开专利公布No. H09-213988和2004-119563每个都公开了用半导体层覆盖 台面光电二极管的Pn结的示例技术。根据日本特开专利公布No. H09-213988中公开的技术，通过在掺杂Fe的InP衬底 上堆叠η型半导体层、i型半导体层和ρ型半导体层来形成PIN结构，并且在i型半导体层 和P型半导体层上进行蚀刻以形成具有圆锥截头锥体形状的第一台面。然后形成钝化半导 体层，并在钝化半导体层和η型半导体上进行蚀刻以形成包括第一台面且与第一台面同心 的第二台面。然后形成覆盖整个表面的绝缘膜，并形成η型电极层和P型电极层。根据日本特开专利公布No. 2004-119563中公开的技术，在η型InP衬底上堆叠η 型InAlAs缓冲层、η型InAlAs倍增层、形成有ρ型InAlAs层和ρ型InGaAs层的场调整层、 P型InGaAs光吸收层、ρ型InAlAs帽盖层和ρ型InGaAs接触层。然后，通过图案化二氧化 硅膜(SiO2膜)形成SiO2掩模，并且通过SiO2掩模在ρ型InGaAs光吸收层、ρ型InAlAs帽 盖层和P型InGaAs接触层上进行蚀刻。通过这种方式，形成具有圆锥截头锥体形状的第一 台面。然后利用SiO2掩模堆叠ρ型InP掩埋层和高电阻InP掩埋层。然后在高电阻InP掩 埋层、P型InP掩埋层、场调整层、η型InAlAs倍增层和η型InAlAs缓冲层上进行蚀刻以形 成包括第一台面且与第一台面同心的第二台面。然后形成绝缘钝化膜，并且形成P电极和 η电极，并且部分地露出ρ型InGaAs接触层和η型InP衬底。在η型InP衬底的底面的下 面形成氮化硅防反射膜。
技术实现思路
在一个实施例中，提供了一种包括提供在半导体衬底上的堆叠结构的台面光电二 极管。通过按顺序堆叠并生长由第一导电型的半导体制成的缓冲层，由第一导电型、第二导 电型或者未掺杂型的半导体制成的蚀刻停止层，由第一导电型、第二导电型或者未掺杂型的半导体制成的光吸收层，和第二导电型的半导体层，形成该堆叠结构。第二导电型的半导 体层和光吸收层形成台面。台面的侧壁和台面的上表面中的至少台面的肩部部分被生长在 台面的侧壁和上表面上的第一导电型、第二导电型、半绝缘型或者未掺杂型的半导体层连 续地覆盖。通过半导体层用电介质钝化膜覆盖台面。覆盖台面侧壁的半导体层的部分的层 厚度Dl等于或大于850nm。在另一实施例中，提供了一种包括提供在半导体衬底上的堆叠结构的台面光电二 极管。通过按顺序堆叠并生长由第一导电型的半导体制成的缓冲层，由第一导电型、第二导 电型或者未掺杂型的半导体制成的蚀刻停止层，由第一导电型、第二导电型或者未掺杂型 的半导体制成的光吸收层，和第二导电型的半导体层，形成该堆叠结构。第二导电型的半导 体层和光吸收层形成台面。台面的侧壁和台面的上表面中的至少台面的肩部部分被生长在 台面的侧壁和上表面上的第一导电型、第二导电型、半绝缘型或者未掺杂型的半导体层连 续地覆盖。通过半导体层用电介质钝化膜覆盖台面。覆盖台面的侧壁的半导体的部分的层 厚度Dl用下面的公式(1)来表示Dl ≥ 1/2 X (-2 K ε 0/qX (1/Nd+l/Na) XV)1/2............ (1)其中κ表示半导体的相对介电常数，ε C1表示真空的介电常数，q表示元电荷，Nd 表示Pn结的η型区域中的施主浓度，Na表示ρη结的ρ型区域中的受主浓度，并且V表示 反向偏压。在另一实施例中，提供了一种用于制造台面光电二极管的方法，包括通过按顺序 堆叠并生长由第一导电型的半导体制成的缓冲层，由第一导电型、第二导电型或者未掺杂 型的半导体制成的蚀刻停止层，由第一导电型、第二导电型或者未掺杂型的半导体制成的 光吸收层，和第二导电型的半导体层，在半导体衬底上形成堆叠结构；将第二导电型的半 导体层和光吸收层处理成台面；用生长在台面的侧壁和上表面上的第一导电型、第二导电 型、半绝缘型或者未掺杂型的半导体层连续覆盖台面的侧壁和台面的上表面中的至少台面 的肩部部分；以及通过半导体层用电介质钝化膜覆盖台面。在形成堆叠结构中，按顺序进 行处理、连续地覆盖侧壁和肩部部分、以及覆盖台面。在连续地覆盖侧壁和肩部部分中，以 下述方式生长半导体层，及覆盖台面侧壁的半导体层的部分的层厚度Dl变为等于或大于 850nmo附图说明从结合附图对某些优选实施例进行的以下描述，本专利技术的上述和其他目的、优点 和特征将变得更加明显，其中图1是根据第一实施例的台面光电二极管(顶部照射型台面PIN光电二极管)的 结构的截面图；图2是示出用于说明制造根据第一实施例的台面光电二极管的方法的一系列处 理图中的一个的截面图；图3是示出用于说明制造根据第一实施例的台面光电二极管的方法的一系列处 理图中的另一个的截面图；图4是示出用于说明制造根据第一实施例的台面光电二极管的方法的一系列处 理图中的又一个的截面图5是示出用于说明制造根据第一实施例的台面光电二极管的方法的一系列处 理图中的再一个的截面图；图6是示出用于说明制造根据第一实施例的台面光电二极管的方法的一系列处 理图中的另一个的截面图；图7示出了反向偏压和暗电流值之间的关系；图8示出了台面侧壁上的半导体层(InP层)的层厚度和暗电流值之间的关系；图9是根据第二实施例的台面光电二极管(背面照射型台面PIN光电二极管)的 结构的截面图；和图10是根据第三实施例的台面光电二极管(背面照射型台面雪崩光电二极管) 的结构的截面图。具体实施例方式日本特开专利公布No. H09-213988仅公开了 “层厚度约为10到500nm”的有关用 于生长钝化半导体层(InP掩埋层)的条件，而没有公开结构的任何其它特征。本专利技术人制造了具有根据日本特开专利公布NO.H09-213988的结构的台面光电 二极管。在该台面光电二极管中，观测到了初始V-I特性的退化和长期可靠性的退化。另一方面，日本特开专利公布No. 2004-119563公开了使用选择性生长技术来增 加圆形台面的侧壁厚度。然而，当靠近观测ρ型InGaAs接触层附近的高电阻InP掩埋层的 形状时，在P型InGaAs接触层上不存在InP层。此外，由于位于台面附近的InP层的部分 的上表面是凹面，所以插入凹陷和台面之间的InP层的部分的层厚度更小。在这种结构中， 当施加反向偏压时，在具有较小的InP层厚度的部分处发生局部电场集中。结果，器件特性 不容易稳定。如上所述，难以获得具有稳定器件本文档来自技高网...

【技术保护点】
一种台面光电二极管，包括：提供在半导体衬底上的堆叠结构，通过按此顺序堆叠并生长由第一导电型的半导体制成的缓冲层，由第一导电型、第二导电型或者未掺杂型的半导体制成的蚀刻停止层，由第一导电型、第二导电型或者未掺杂型的半导体制成的光吸收层，以及第二导电型的半导体层形成所述堆叠结构，所述第二导电型的半导体层和所述光吸收层形成台面，所述台面的侧壁和所述台面的上表面中的至少所述台面的肩部部分被生长在所述台面的侧壁和上表面上的第一导电型、第二导电型、半绝缘型或者未掺杂型的半导体层连续覆盖，通过所述半导体层由电介质钝化膜覆盖所述台面，以及覆盖所述台面的侧壁的所述半导体层的部分的层厚度Ｄ１等于或者大于８５０ｎｍ。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：厚井大明，渡边功，松本卓，
申请(专利权)人：瑞萨电子株式会社，
类型：发明
国别省市：JP[日本]