本实用新型专利技术公开了一种处理器，包括1个存储器端口、不少于1个处理单元、不少于1个地址生成单元和存储器单元，所述处理单元和所述地址生成单元分别与所述存储器端口连接，所述存储器端口与所述存储器单元连接。采用了本实用新型专利技术的技术方案，能够在消费者电子设备应用中，特别是移动通信使用中，实现显著的加速。（*该技术在2020年保护过期，可自由使用*）
【技术实现步骤摘要】
本技术涉及一种处理器。
技术介绍
在信号处理中，为了提高处理速度，数字信号处理器已经配备了地址生成单元，这 些地址生成单元根据当前地址来生成下一个地址。有些地址生成单元支持几种寻址方式， 其利用多个寄存器来计算地址。用于处理信号的处理器包括四个相同的处理元件，其中每个处理元件都具有多个 功能单元，每个处理元件都包括作为功能单元的地址生成单元。地址生成单元支持七种寻 址方式直接寻址、基址加偏址寻址、间接/变址寻址、基址加变址寻址、环形变址寻址和处 理元件相对寻址，对于每个寻址方式而言，都利用寄存器来计算地址。指令包括每个处理元件的指令槽。将寻址方式表示为指令的一部分，寄存器属于 处理器上下文的一部分，并且能够像作为该上下文的一部分的其它寄存器被加载、保护和 恢复。与用于存储的宽存储器相结合地使用处理器，每个存储行存储一个指令。对于每条 所取出的并且被直接馈送到译码逻辑并控制多重执行单元的执行的指令，要访问存储器。已知的处理器的处理元件是单指令多数据流处理器，亦称矢量处理器，对于信号 处理而言，矢量处理器潜在地具有很高的性能。往往要求这种性能的信号处理任务，像用于 移动通信标准的软件调制解调器，通常是能够被矢量化的多个子任务组成的，矢量处理会 导致这类子任务相对快速地加以完成，在这个上下文中完成也涵盖已经处理了一个数据块 以及在不久的时刻将为新数据块重新开始处理(通常是在固定周期数内)的情形，因此，子 任务之间的切换也相对频繁地发生。上下文切换要求用于当前停止的任务的一个或多个 当前寄存器保存起来，并且把用于新激活的或重新激活的任务所保存的寄存器都加载到所 涉及的相关寄存器中。但是随着处理器性能的增加，在配置地址生成单元的寄存器上花费的时间日渐变 成了瓶颈，在常规的处理器结构中，在一个存储器周期内只能保存或恢复一个寄存器，这导 致在等待将利用正确数据来初始化(配置)的地址生成单元的过程中浪费了很多时间。
技术实现思路
本技术的目的在于提出一种处理器，能够更好地用于高性能任务，特别是用 于移动通信系统的信号处理。为达此目的，本技术采用以下技术方案一种处理器，包括1个存储器端口、不少于1个处理单元、地址生成单元和存储器 单元，所述处理单元和所述地址生成单元分别与所述存储器端口连接，所述存储器端口与 所述存储器单元连接。还包括不少于2个寄存器，所述不少于2个寄存器与所述地址生成单元连接。还包括不少于1个地址生成单元，所述地址生成单元与所述寄存器一对一关联。采用了本技术的技术方案，能够在消费者电子设备应用中，特别是移动通信 使用中，实现显著的加速。附图说明图1是本技术具体实施方式中处理器的结构示意图。具体实施方式以下结合附图并通过具体实施方式来进一步说明本技术的技术方案。图1是本技术具体实施方式中处理器的结构示意图。如图1所示，该处理器 包括1个存储器端口、多个处理单元、多个地址生成单元、多个寄存器和存储器单元，处理 单元和地址生成单元分别与存储器端口连接，存储器端口与存储器单元连接，多个寄存器 与地址生成单元连接，多个地址生成单元与多个寄存器一对一对应关联。随着处理器性能的增加，在配置地址生成单元的寄存器上花费的时间日渐变成了 瓶颈，在常规的处理器结构中，在一个存储器周期内只能保存或恢复一个寄存器，这导致在 等待将利用正确数据来初始化(配置)的地址生成单元的过程中浪费了很多时间，为了克 服这个问题，要能够保存至少两个寄存器，这是由一个用于保存或恢复一些或所有地址生 成单元寄存器的操作-比如上下文切换或显示指令来加以触发的。为此，处理器的存储器 单元包括一个连接器和分割器，用于多个地址生成单元寄存器映射到一个存储器字上。根 据本技术的地址生成单元和存储器单元原则上能够用在任何处理器中，优选地，地址 生成单元和存储器单元都用在矢量处理器中。迄今为止，矢量处理器没有被广泛地用于信 号处理。这就是说，这一部分的原因是由如下事实所引起的，因为常规矢量处理器结构对于 不可100%矢量化的应用而言是低效的，这意味着当50%的代码能被矢量化时，实现了小 于2的总加速(而不是理论上的最大加速32)。这是因为仍有50%的代码不能被矢量化， 由此不能为这部分代码实现加速，即使90%的代码能被矢量化，加速也仍然小于因数8。为 了供消费者电子设备应用中使用，特别是供移动通信中使用，如果能够实现显著的加速，则 只能证明使用矢量处理器的额外成本是合理的，根据本技术的地址生成单元和存储器 单元有助于通过为处理数据和/或指令循环提供最佳的支持以及有效地处理跳转和上下 文切换来实现。存储器单元可操作来在物理存储器的一个读/写周期内执行保存/加载。照此， 能够快速地进行地址生成单元配置。优选地，在一个操作中保存/加载所有地址生成单元 寄存器。处理器具有几组寄存器，其中每组寄存器都使地址生成单元能生成地址。具备了 提高的性能，处理器就能够并行地执行更多的任务，并由此能够得益于使用一组以上的寄 存器，对于数据或指令循环的有效处理而言，可以每个循环都使用一组寄存器，为了加速配 置多个组，能够通过将几组寄存器都连接到一个存储器字，来在一次操作中保存一组以上 的寄存器，处理器可以具有几个地址生成单元，其中每个地址生成单元都具有它自己的寄 存器组，不同的地址生成单元在功能上可以是相同的(由此具有相同数量的寄存器)。如果 期望这样的话，则就可以将不同的地址生成单元分配给不同的地址计算方案，且因此不同 的地址生成单元可以具有不同数量的寄存器。优选地，能够利用一个存储器字而在一个操作中保存/加载至少两个地址生成单元中的所有寄存器，作为选择，地址生成单元也可以 与一组以上的寄存器相关联，其中每个组寄存器都优选地，在为信号处理而最优化的处理 器中使用地址生成单元和存储器单元，这类处理器可以是任何其它适合的处理/微控器。 在能力非常强的标量/矢量处理器中使用所述单元，可以独立地或与另一个处理器相结合 地使用这类处理器。三个主要组件都经由总线相连，连接这三个组件的总线可以是任何适合的总线， 主要组件包括功能单元和局部数据存储器的可编程标量/矢量处理器、包括有限芯片内程 序和数据存储器的微控制器或接口块。标量/矢量处理器主要用于内部循环的处理，该标量/矢量处理器包括矢量处理 功能，照此，它为将要执行的可矢量化的部分代码提供了大规模的并行性，所有信号处理的 绝大多数都将有标量/矢量处理器的矢量部分加以执行。例如，使用一个执行相同指令的 32个相同处理元件阵列的话，它提供了高度的并行性。同32字的宽存储器接口组合起来， 这以低成本和适度的功耗达成了前所未有的可编程性能级别。然而，完全地利用这种并行 性并不总是可行的，因为许多算法都没有呈现正确形式的充足的数据并行性。在使可直接 矢量化额代码部分矢量化之后，大部分的时间都花费在其余代码上，其余代码能够分成四 类地址相关的指令(例如利用求模寻址来把指针增加到环形缓冲器中)、规则的标量操作 (即相当于矢量处理器的主循环的标量操作)、循环、不规则的标量操作。用于这些类别中的每一类的小部分代码都高度地依赖于被执行的算法，地址相关 的指令和循环的性能能够通过利用根据本技术的地址生成单元本文档来自技高网...
【技术保护点】
一种处理器，其特征在于，包括１个存储器端口、不少于１个处理单元、地址生成单元和存储器单元，所述处理单元和所述地址生成单元分别与所述存储器端口连接，所述存储器端口与所述存储器单元连接。
【技术特征摘要】
【专利技术属性】
技术研发人员：谭啸，
申请(专利权)人：江苏芯动神州科技有限公司，
类型：实用新型
国别省市：32
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。