本发明专利技术涉及三维系统级封装方法，包括步骤：提供载板；在载板上形成胶合层；将包括芯片或包括芯片和无源器件贴于所述胶合层上；形成第一封料层，并暴露第一芯片层中芯片的焊盘或芯片和无源器件的焊盘；在所述第一封料层内形成第一微通孔；在第一微通孔内形成第一纵向金属布线；在所述第一封料层上形成第一布线层；在所述第一封料层上形成多层芯片层。与现有技术相比，本发明专利技术请求保护的三维系统级封装方法，可以形成包含整体系统功能而非单一的芯片功能的最终封装产品，降低了系统内电阻、电感等干扰因素。此外，可以形成更为复杂的多层互联结构，实现集成度更高的圆片级封装。
【技术实现步骤摘要】
本专利技术涉及半导体技术，尤其涉及一种。
技术介绍
晶圆级封装(Wafer Level I^ackaging，WLP)技术是对整片晶圆进行封装测试后再切割得到单个成品芯片的技术，封装后的芯片尺寸与裸片完全一致。晶圆级芯片尺寸封装技术彻底颠覆了传统封装如陶瓷无引线芯片载具(Ceramic Leadless Chip Carrier)以及有机无引线芯片载具(Organic Leadless Chip Carrier)等模式，顺应了市场对微电子产品日益轻、小、短、薄化和低价化要求。经晶圆级芯片尺寸封装技术封装后的芯片尺寸达到了高度微型化，芯片成本随着芯片尺寸的减小和晶圆尺寸的增大而显著降低。晶圆级芯片尺寸封装技术是可以将IC设计、晶圆制造、封装测试、基板制造整合为一体的技术，是当前封装领域的热点和未来发展的趋势。扇出晶圆封装是晶圆级封装的一种。例如，中国专利技术专利申请第200910031885. 0 号公开一种晶圆级扇出芯片封装方法，包括以下工艺步骤在载体圆片表面依次覆盖剥离膜和薄膜介质层I，在薄膜介质层I上形成光刻图形开口 I ；在图形开口 I及其表面实现与基板端连接之金属电极和再布线金属走线；在与基板端连接之金属电极表面、再布线金属走线表面以及薄膜介质层I的表面覆盖薄膜介质层II，并在薄膜介质层II上形成光刻图形开口 II ；在光刻图形开口 II实现与芯片端连接之金属电极；将芯片倒装至与芯片端连接之金属电极后进行注塑封料层并固化，形成带有塑封料层的封装体；将载体圆片和剥离膜与带有塑封料层的封装体分离，形成塑封圆片；植球回流，形成焊球凸点；单片切割，形成最终的扇出芯片结构。按照上述方法所封装制造的最终产品仅具有单一的芯片功能。如需实现完整的系统功能，需要在最终产品之外加上包含有各种电容、电感或电阻等的外围电路。此外，上述方法也不适用于具有复杂线路连接的多层封装结构的制造。
技术实现思路
本专利技术解决的技术问题是如何实现具有多层结构的三维系统级晶圆封装。为解决上述技术问题，本专利技术提供，包括步骤提供载板；在载板上形成胶合层；将包括芯片或包括芯片和无源器件第一芯片层的功能面的相对一面贴于所述胶合层上；将载板贴有第一芯片层的一面形成第一封料层，并暴露第一芯片层中芯片的焊盘或芯片和无源器件的焊盘；在所述第一封料层内形成第一微通孔；在第一微通孔内形成第一纵向金属布线；在所述第一封料层上形成导通所述第一芯片层和第一纵向金属布线的第一布线层；在所述第一封料层上形成多层芯片层，每层芯片层包括芯片或芯片和无源器件、覆盖所述芯片组和无源器件组的封料层以及相互连接并导通上下两层芯片层的纵向金属布线和布线层。可选地，在所述第一封料层上形成多层芯片层中任一层的步骤具体包括在前一封料层上堆叠包括芯片或芯片和无源器件的本层芯片层；在前一封料层上形成覆盖本层芯片层并暴露本层芯片层中芯片的焊盘或芯片和无源器件的焊盘的本层封料层；在本层封料层上形成连通前一布线层的本层微通孔；在本层微通孔内形成连接前一布线层的本层纵向金属布线；在本层封料层上形成导通本层纵向金属布线和本层芯片层中芯片或芯片和无源器件的本层布线层。可选地，还包括步骤在最后一层封料层上形成部分暴露最后一层布线层的第一保护层；在所述第一保护层上形成与所述第三布线层连通的金属再布线层；在所述第一保护层上形成部分暴露所述金属再布线层的第二保护层；在所述金属再布线层的暴露部分形成球下金属层；在所述球下金属层上形成金属焊球。可选地，还包括步骤在最后一层封料层上形成部分暴露最后一层布线层的第一保护层；在所述最后一层布线层的暴露部分形成球下金属层；在所述球下金属层上形成金属焊球。可选地，形成所述保护层的材料为聚酰亚胺。可选地，所述无源器件组包括电容、电阻和/或电感。可选地，封料层的材料为环氧树脂。可选地，封料层通过转注、压缩或印刷的方法而形成。可选地，芯片层中的芯片为一个或多个相同或不同芯片。与现有技术相比，本专利技术请求保护的，将芯片和无源器件进行整合后再一并封装，可以形成包含整体系统功能而非单一的芯片功能的最终封装产品， 相比现有的系统级封装，高集成度的圆片级封装更是降低了系统内电阻、电感等干扰因素， 也更能顺应半导体封装轻薄短小的趋势要求。此外，本专利技术请求保护的可以形成由多层芯片组所组成的立体封装结构，各层之间的布线层通过形成在各封料层上的微通孔连接。因此可以制造比现有技术中更为复杂的多层互联结构，实现集成度更高的圆片级封装。附图说明图1和图2为本专利技术一个实施例中流程图；图3至图9为图1和图2所示流程中封装结构示意图。具体实施例方式在下面的描述中阐述了很多具体细节以便于充分理解本专利技术。但是本专利技术能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本专利技术内涵的情况下做类似推广，因此本专利技术不受下面公开的具体实施的限制。其次，本专利技术利用示意图进行详细描述，在详述本专利技术实施例时，为便于说明，所述示意图只是实例，其在此不应限制本专利技术保护的范围。下面结合附图对本专利技术的具体实施方式做详细的说明。如图1和图2所示，在本专利技术的一个实施例中，提供，包括步骤SlOl，提供载板；S102，在载板上形成胶合层；S103，将芯片和无源器件的功能面的相对面贴于胶合层上，形成第一芯片层；S104，将载板贴有第一芯片层的一面形成第一封料层，使第一芯片层中芯片的焊盘和无源器件的焊盘裸露；S105，在第一封料层上形成第一微通孔，并将第一微通孔金属化填充，在第一封料层中形成第一纵向金属布线；S106，在第一封料层上形成与第一纵向金属布线连接的第一布线层；S107，在第一封料层上堆叠第二芯片层；S108，在第一封料层上形成覆盖第二芯片层的第二封料层，并暴露第二芯片层中芯片的焊盘；S109，在第二封料层上形成第二微通孔并将第二微通孔金属化填充，在第二封料层中形成与第一布线层连接的第二纵向金属布线；S110，在第二封料层上形成与第二纵向金属布线连接的第二布线层；S111，在第二封料层上堆叠第三芯片层；S112，在第二封料层上形成覆盖第三芯片层的第三封料层，并暴露第三芯片层中芯片的焊盘；S113，在第三封料层上形成第三微通孔并将第三微通孔金属化填充，在第三封料层中形成与第二布线层连接的第三纵向金属布线；S114，在第三封料层上形成与第三纵向金属布线连接的第三布线层；S115，在第三封料层上形成部分暴露第三布线层的第一保护层；S116，在第一保护层上形成再布线金属层，使其与部分裸露的第三布线层间互联；S117，在第一保护层上形成部分暴露再布线金属层的第二保护层；S118，在再布线金属层的暴露部分形成球下金属层；Sl 19，在球下金属层上形成金属焊球。在本实施例中，首先执行步骤SlOl，提供载板101。在本实施例中，载板101采用硅化合物材质，该硅化合物中可设有金属线路以实现对最终产品的线路整理功能。当然，本领域技术人员了解，载板101也可根据设计需要采用玻璃材质以提供较好的硬度和平整度。再执行步骤S102，在载板101上形成胶合层102，形成如图3所示的结构。在这一步骤中，载板101是用来承载后续第一芯片层103的基础，当然也是承载后续各层封装结构的基础。在载板101上形成的胶合层102是用于将第一芯片层103固定在载板本文档来自技高网...
【技术保护点】
１．三维系统级封装方法，其特征在于，包括步骤：提供载板；在载板上形成胶合层；将包括芯片或包括芯片和无源器件第一芯片层的功能面的相对一面贴于所述胶合层上；将载板贴有第一芯片层的一面形成第一封料层，并暴露第一芯片层中芯片的焊盘或芯片和无源器件的焊盘；在所述第一封料层内形成第一微通孔；在第一微通孔内形成第一纵向金属布线；在所述第一封料层上形成导通所述第一芯片层和第一纵向金属布线的第一布线层；在所述第一封料层上形成多层芯片层，每层芯片层包括芯片或芯片和无源器件、覆盖所述芯片组和无源器件组的封料层以及相互连接并导通上下两层芯片层的纵向金属布线和布线层。
【技术特征摘要】
【专利技术属性】
技术研发人员：陶玉娟，石磊，王洪辉，
申请(专利权)人：南通富士通微电子股份有限公司，
类型：发明
国别省市：32
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。