三维系统级封装方法技术方案

本发明专利技术涉及三维系统级封装方法，包括步骤：提供载板；在载板上形成胶合层；将包括芯片或包括芯片和无源器件贴于所述胶合层上；形成第一封料层，并暴露第一芯片层中芯片的焊盘或芯片和无源器件的焊盘；在所述第一封料层内形成第一微通孔；在第一微通孔内形成第一纵向金属布线；在所述第一封料层上形成第一布线层；在所述第一封料层上形成多层芯片层。与现有技术相比，本发明专利技术请求保护的三维系统级封装方法，可以形成包含整体系统功能而非单一的芯片功能的最终封装产品，降低了系统内电阻、电感等干扰因素。此外，可以形成更为复杂的多层互联结构，实现集成度更高的圆片级封装。

【技术实现步骤摘要】

本专利技术涉及半导体技术，尤其涉及一种。
技术介绍
晶圆级封装(Wafer Level I^ackaging，WLP)技术是对整片晶圆进行封装测试后再切割得到单个成品芯片的技术，封装后的芯片尺寸与裸片完全一致。晶圆级芯片尺寸封装技术彻底颠覆了传统封装如陶瓷无引线芯片载具(Ceramic Leadless Chip Carrier)以及有机无引线芯片载具(Organic Leadless Chip Carrier)等模式，顺应了市场对微电子产品日益轻、小、短、薄化和低价化要求。经晶圆级芯片尺寸封装技术封装后的芯片尺寸达到了高度微型化，芯片成本随着芯片尺寸的减小和晶圆尺寸的增大而显著降低。晶圆级芯片尺寸封装技术是可以将IC设计、晶圆制造、封装测试、基板制造整合为一体的技术，是当前封装领域的热点和未来发展的趋势。扇出晶圆封装是晶圆级封装的一种。例如，中国专利技术专利申请第200910031885. 0 号公开一种晶圆级扇出芯片封装方法，包括以下工艺步骤在载体圆片表面依次覆盖剥离膜和薄膜介质层I，在薄膜介质层I上形成光刻图形开口 I ；在图形开口 I及其表面实现与基板端连接之金属电极和再本文档来自技高网...

【技术保护点】
１．三维系统级封装方法，其特征在于，包括步骤：提供载板；在载板上形成胶合层；将包括芯片或包括芯片和无源器件第一芯片层的功能面的相对一面贴于所述胶合层上；将载板贴有第一芯片层的一面形成第一封料层，并暴露第一芯片层中芯片的焊盘或芯片和无源器件的焊盘；在所述第一封料层内形成第一微通孔；在第一微通孔内形成第一纵向金属布线；在所述第一封料层上形成导通所述第一芯片层和第一纵向金属布线的第一布线层；在所述第一封料层上形成多层芯片层，每层芯片层包括芯片或芯片和无源器件、覆盖所述芯片组和无源器件组的封料层以及相互连接并导通上下两层芯片层的纵向金属布线和布线层。

【技术特征摘要】

【专利技术属性】
技术研发人员：陶玉娟，石磊，王洪辉，
申请(专利权)人：南通富士通微电子股份有限公司，
类型：发明
国别省市：32