本发明专利技术公开了一种时钟倍频器和装置及时钟倍频方法。该时钟倍频器包括：脉冲发生器，用于将外部输入时钟信号调整成为等周期脉冲时钟信号；移相器，用于根据所需倍频数及时钟周期对输入的所述等周期脉冲时钟信号进行不同时间的移相，得到移相时钟信号；相位合成器，用于将所述等周期脉冲时钟信号与被移相后的各个移相时钟信号进行相位合成，得到倍频时钟信号；分频器，用于对被进行相位合成后的倍频时钟信号进行分频，得到倍频输出时钟信号并输出。其实现在没有锁相环的情况下实现时钟信号的倍频，和/或能够在辐射照射的条件下正常工作。
Clock doubler and device and clock frequency doubling method
The invention discloses a clock doubler and a device and a clock frequency doubling method. The clock multiplier includes a pulse generator for external input clock signal and clock signal adjustment become periodic pulse; phase shifter, according to the required number and phase frequency of the input clock cycle of the periodic pulse clock signal for different time, get the phase clock signal; phase synthesizer, the etc. periodic pulse clock signal and clock signal of each phase is shifted by the phase synthesis, get the frequency clock signal; frequency divider for dividing the frequency clock signal is phase after the synthesis of the output signal and the output clock frequency. In fact, there is no phase locked loop, the frequency of the clock signal to achieve, and / or can work under the conditions of radiation work.
【技术实现步骤摘要】
本专利技术属于频率合成器类的集成电路，具体涉及，更具体地，涉及一种用于抗辐照集成电路的时钟倍频器和装置及时钟倍频方法。
技术介绍
目前，时钟倍频器广泛应用于集成电路，现有技术中，一般采用锁相环(PLL)作为时钟倍频器以增加输入时钟信号的频率。但是锁相环结构设计过于复杂而且稳定性差，而且整个锁相环的环路的抗辐照性能较差，在辐射照射条件下容易出现错误。而且，现有的倍频技术，大多采用了计数器或者移位寄存器等作为状态存储器，这种状态存储器当遇到辐射照射时，其中的触发器可能会发生翻转，导致逻辑错误，从而使最终的时钟输出信号的周期发生变化。
技术实现思路
本专利技术的目的在于提供，其实现在没有锁相环的情况下实现时钟信号的倍频，和/或能够在辐射照射的条件下正常工作。为实现本专利技术的目的而提供一种时钟倍频器，包括脉冲发生器，用于将外部输入时钟信号调整成为等周期脉冲时钟信号；移相器，用于根据所需倍频数及时钟周期对输入的所述等周期脉冲时钟信号进行不同时间的移相，得到移相时钟信号；相位合成器，用于将所述等周期脉冲时钟信号与被移相后的各个移相时钟信号进行相位合成，得到倍频时钟信号；分频器，用于对被进行相位合成后的倍频时钟信号进行分频，得到倍频输出时钟信号并输出。较优地，所述脉冲发生器包括多个非逻辑门，二输入异或逻辑门，二输入与非逻辑门；在脉冲发生器内部有两条时钟信号路径第一条时钟信号路径是外部输入时钟信号传输到二输入异或逻辑门的A输入端和二输入与非逻辑门的A输入端；第二条时钟信号路径是首先将多个非逻辑门输入端与输出端首尾相连，连接之后的输入端与外部输入时钟信号端相连接，输出端与二输入异或逻辑门的B输入端相连；二输入异或逻辑门的输出端与二输入与非逻辑门的B输入端相连，二输入与非逻辑门的输出端是等周期脉冲时钟信号端。较优地，所述移相器包括二分频器，时钟周期测量器和数字控制延迟器；二分频器，用于将等周期脉冲时钟信号作为输入信号，处理得到一个时钟高电平与等周期脉冲时钟信号的周期相等的时钟信号；时钟周期测量器，用于将二分频器产生的时钟信号转换成数字控制信号，并发送至数字控制延迟器的输入端；数字控制延迟器，用于通过从时钟周期测量器中得到的数字控制信号的控制，产生延迟，并对所述等周期脉冲时钟信号进行延迟处理，在输出端得到移相时钟信号。较优地，所述二分频器包括非逻辑门和D类型触发器；D类型触发器的时钟输入端CK作为二分频器的输入端；D类型触发器的输出端Q 与非逻辑门的输入端相连；非逻辑门的输出端与D类型触发器的数据输入端D相连，同时作为二分频器的输出端。较优地，所述时钟周期测量器由多个时钟周期测量单元串联组成；第一个时钟周期测量单元的IN输入端与二分频器相连；最后一个时钟周期测量单元的OUT输出端悬空。较优地，所述时钟周期测量单元，包括4个二输入与非逻辑门，1个非逻辑门和1个 D类型触发器；第一个二输入与非逻辑门的A输入端作为所述时钟周期测量单元的IN输入端，B 输入端与高电平相连，输出端与第二个二输入与非逻辑门的A输入端相连；第二个二输入与非逻辑门的B输入端与高电平相连，输出端与第三个二输入与非逻辑门的A输入端相连；第三个二输入与非逻辑门的B输入端与高电平相连，输出端与第四个二输入与非逻辑门的A输入端相连；第四个二输入与非逻辑门的B输入端与所述时钟周期测量单元的CK输入端相连， 输出端与D类型触发器的D输入端相连，同时作为该时钟周期测量单元的OUT输出端；非逻辑门的输入端作为所述时钟周期测量单元的CK输入端，输出端与D类型触发器的CK输入端相连；D类型触发器的Q输出端作为该时钟周期测量单元的Q输出端。较优地，所述数字控制延迟器由多个数字控制延迟单元组成；其中所述数字控制延迟单元的控制输入端为Qn，所述数字控制延迟单元的时钟信号输入端为LI和RI，所述数字控制延迟单元的时钟信号输出端为LO和RO ；所述数字控制延迟单元分为三组，每一行为一组，每一组的连接方式相同；对于每一行，第一个数字控制延迟单元RO输出端与第二个数字控制延迟单元LI 输入端相连，第一个数字控制延迟单元RI输入端与第二个数字控制延迟单元LO输出端相连；第二个数字控制延迟单元RO输出端与第三个数字控制延迟单元LI输入端相连， 第二个数字控制延迟单元RI输入端与第三个数字控制延迟单元LO输出端相连；以此类推；最后一个数字控制延迟单元RO输出端与自身的RI输入端相连。较优地，所述数字控制延迟单元由3个二输入与非逻辑门和1个非逻辑门组成；非逻辑门的输入端作为所述数字控制延迟单元的Q输入端，同时与第一二输入与非逻辑门的B输入端相连；非逻辑门的输出与第二二输入与非逻辑门的B输入端相连；第一二输入与非逻辑门的A输入端与第二二输入与非逻辑门的A输入端相连，同CN 102158205 A说明书3/15 页时作为所述数字控制延迟单元的LI输入端；第一二输入与非逻辑门的输出端作为所述数字控制延迟单元的RO输出端；第二二输入与非逻辑门的输出端与第三二输入与非逻辑门的B输入端相连；第三二输入与非逻辑门的A输入端作为所述数字控制延迟单元的RI输入端；第三二输入与非逻辑门的输出端作为所述数字控制延迟单元的LO输出端。较优地，所述相位合成器3包括多个二输入或非逻辑门，以及二输入与非逻辑门；所述二输入或非逻辑门的A输入端作为移相时钟信号的输入端，B输入端作为另一时钟信号的输入端，输出端与二输入与非逻辑门的A输入端相连；二输入与非逻辑门的输出端作为倍频时钟信号的输出端。为实现本专利技术目的还提供一种时钟周期测量单元，包括4个二输入与非逻辑门，1 个非逻辑门，3个D类型触发器和1个三输入与非逻辑门；第一个二输入与非逻辑门的A输入端作为所述时钟周期测量单元的IN输入端，B 输入端与高电平相连，输出端与第二个二输入与非逻辑门的A输入端相连；第二个二输入与非逻辑门的B输入端与高电平相连，输出端与第三个二输入与非逻辑门的A输入端相连；第三个二输入与非逻辑门的B输入端与高电平相连，输出端与第四个二输入与非逻辑门的A输入端相连；第四个二输入与非逻辑门的B输入端与所述时钟周期测量单元的CK输入端相连， 输出端同时与三个D类型触发器的D输入端相连，并作为所述时钟周期测量单元的OUT输出端；非逻辑门的输入端作为所述时钟周期测量单元的CK输入端，输出端同时与三个D 类型触发器的CK输入端相连；三个D类型触发器的Q输出端分别经过一个非逻辑门与三输入与非逻辑门的A、 B、C输入端相连；三输入与非逻辑门作为该时钟周期测量单元的Q输出端。为实现本专利技术目的还提供一种二输入与非逻辑门电路装置，由4个N类型场效应晶体管和4个P类型场效应晶体管组成；N类型场效应晶体管衬底接VSS，P类型场效应晶体管衬底接VDD ；P类型场效应晶体管Ml和M7的栅极，N类型场效应晶体管M2和M3的栅极共同与 A输入信号相连；P类型场效应晶体管M5和M8的栅极，N类型场效应晶体管M4和M6的栅极共同与 B输入信号相连；P类型场效应晶体管Ml的源极与VDD相连，漏极与N类型场效应晶体管M2的漏极和N类型场效应晶体管M3的源极相连。较优地，所述N类型场效应晶体管M2的源极与VSS相连，N类型场效应晶体管M3 的漏极与N类型场效应晶体管M4的源极相连；所述N类型场效应晶体管本文档来自技高网...
【技术保护点】
１．一种时钟倍频器，其特征在于，包括：脉冲发生器（１），用于将外部输入时钟信号调整成为等周期脉冲时钟信号；移相器（２），用于根据所需倍频数及时钟周期对输入的所述等周期脉冲时钟信号进行不同时间的移相，得到移相时钟信号；相位合成器（３），用于将所述等周期脉冲时钟信号与被移相后的各个移相时钟信号进行相位合成，得到倍频时钟信号；分频器（４），用于对被进行相位合成后的倍频时钟信号进行分频，得到倍频输出时钟信号并输出。
【技术特征摘要】
【专利技术属性】
技术研发人员：于航，杨旭，
申请(专利权)人：北京龙芯中科技术服务中心有限公司，
类型：发明
国别省市：11
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。