一种基于片上变压器的边缘组合式数字倍频器制造技术

一种基于片上变压器的边缘组合式数字倍频器，涉及数字倍频器。设有第一、第二边缘组合器和基于片上变压器的双极点负载网络；第一、二边缘组合器的输入信号均由2n个相位差为360°/2n的信号组成，第一边缘组合器输出端连接片上变压器的初级线圈一端和输入电容上极板，第二边缘组合器输出端连接片上变压器的初级线圈另一端和输入电容下极板，片上变压器的初级线圈中间节点接第一和第二边缘组合器的供电电压或整个基于片上变压器的边缘组合式数字倍频器的供电电压；片上变压器的次级线圈一端连接输出电容的上极板作为输出信号的正极，片上变压器的次级线圈另一端连接输出电容的下极板作为输出信号的负极；片上变压器的次级线圈中间节点接地。

【技术实现步骤摘要】

本技术涉及数字倍频器，尤其是涉及一种基于片上变压器的边缘组合式数字倍频器。
技术介绍
随着现代半导体工业的高速发展，深亚微米的数字CMOS工艺持续地向更小的尺寸演进，从90nm到65nm，随后是40nm，28nm…，单元面积硅片的加工成本在量产时依然能够保持在大约0.1～0.2美金/mm2；而对于集成电路而言，与之伴随的是更小的芯片尺寸、更快的工作速度和更低的功耗。因此受益于现代先进半导体技术的飞速发展，不管是消费类电子产品、移动电话、蓝牙模块，还是雷达探测、卫星通信、工业部门和消费者都可以以更低的成本获得更佳的功能体验。然而，在深亚微米的数字CMOS工艺飞速发展的浪潮中，基于传统模拟技术的射频/微波/毫米波集成电路依然依赖于SiGe BiCMOS、RF CMOS或GaAs工艺，即对于衬底、晶体管、及金属线厚度等提出更高的要求，因此相对于数字电路而言，射频前端收发机的成本高昂了许多；同时，由于射频前端及数字基带均需采用不同半导体工艺的结果，造成了射频/模拟/数字电路SOC(片上系统)系统级芯片发展缓慢。因此，采用数字技术来设计射频/微波/毫米波集成电路是降低射频前端收发机成本和提高片上系统芯片集成度的有效途径之一。传统的边缘组合式(Edge Combining)数字倍频器的结构框图如图1所示，该电路由边缘组合器(EC1、EC2)以及负载(Z1、Z2)组成，2n个输入信号由2n个相位差为360°/2n的周期性信号组成(n为偶数自然数)。图2是传统边缘组合式数字倍频器的一个示例，在该倍频器中输入信号为n组相位差为180°/n的差分信号对(共2n个相位)，其中n为偶数自然数。为表述方便这里把相位为0°、180°×1/n、180°×2/n…、180°×(2n-1)/n、360°的信号按顺序称为p0、p1、…、p2n-1,其中pn+i与pi(i＝1、2…)相位差为180°。如图2所示，边缘组合器模块由2n组共源共栅(Cascode)NMOS晶体管(也可以是PMOS、Bipolar等类型的晶体管)N1cs,0～N1cs,n-1、N2cs,0～N2cs,n-1以及N1cg,0～N1cg,n-1、N2cg,0～N2cg,n-1组成，电感L1和L2为电路负载。只有当连接串联的NMOS晶体管的两个信号同时为高电平时，该支路才有电流，且把输出端下拉到低电平。因此，通过对2n个信号进行有规律的排列连接到EC倍频器
中，让每个Tin/n(Tin为输入信号的周期)的时间段内只有一个支路导通并把输出端电位下拉到低电平，具体波形示意图如图3所示。结果，在输出端可以获得周期为Tin/n的信号，即输出信号频率是输入信号频率的n倍，电路实现了n倍频的作用([1]Hong-Yi Huang and Jian-Hong Shen,\A DLL-based programmable clock generator using threshold-trigger delay element and circular edge combiner,\IEEE Asia-Pacific Conference on Advanced System Integrated Circuits(AP-ASIC2004),pp.76-79,Aug.2004；[2]M.Gholami,M.Sharifkhani and M.Hashemi,\a novel parallel architecture for low voltage-low power dll-based frequency multiplier,\IEEE 6th International Conference on Design&Technology of Integrated Systems in Nanoscale Era(DTIS),2011)。假设输入信号均为方波，且没有噪声，此时EC倍频器中流过每个负载的电流可以分解为n个电流脉冲信号，如图4所示。由于每个信号是周期性的脉冲信号，因此每个信号可由傅立叶级数来表示。为简化分析起见，我们假设EC倍频器的输入输出信号的电平转换都是理想的，即上升/下降时间均为0。以输出端分解后的第一个信号Iout,0为例，其傅立叶级数的系数可表示为([3]F.-R.Liao,S.-S.Lu,\A waveform-dependent phase-noise analysis for edge-combining DLL frequency multipliers,\IEEE Trans.on Microwave Theory and Techniques,vol.60,no.4,pp.1086-1096,Apr.2012)： A k , 1 = 1 T i n ∫ 0 T i n I o u t , 1 ( t ) e - jkω i n t = 1 T i n ∫ T 1 T 2 I 0 e - jkω i n t = jI 0 2 π k ( e - jkω i n 本文档来自技高网...

【技术保护点】
一种基于片上变压器的边缘组合式数字倍频器，其特征在于设有第一边缘组合器、第二边缘组合器、基于片上变压器的双极点负载网络；所述第一边缘组合器和第二边缘组合器的输入信号均由2n个相位差为360°/2n的信号组成，第一边缘组合器的输出端连接片上变压器的初级线圈一端和输入电容的上极板，第二边缘组合器的输出端连接片上变压器的初级线圈的另一端和输入电容的下极板，片上变压器的初级线圈中间节点接第一边缘组合器和第二边缘组合器的供电电压或整个基于片上变压器的边缘组合式数字倍频器的供电电压；片上变压器的次级线圈一端连接输出电容的上极板作为输出信号的正极，片上变压器的次级线圈另一端连接输出电容的下极板作为输出信号的负极；片上变压器的次级线圈中间节点接地。

【技术特征摘要】
1.一种基于片上变压器的边缘组合式数字倍频器，其特征在于设有第一边缘组合器、第二边缘组合器、基于片上变压器的双极点负载网络；所述第一边缘组合器和第二边缘组合器的输入信号均由2n个相位差为360°/2n的信号组成，第一边缘组合器的输出端连接片上变压器的初级线圈一端和输入电容的上极板，第二边缘组合器的输出端连接片上变压器的初级线圈的另一端和输入电容的下极板，片上变压器的初级线圈中间节点接第一边缘组合器和第二边缘组合器的供电电压或整个基于片上变压器的边缘组合式数字倍频器的供电电压；片上变压器的次级线圈一端连接输出电容的上极板作为输出信号的正极，片上变压器的次级线圈另一端连接输出电容的下极板作为输出信号的负极；片上变压器的次级线圈中间节点接地。2.如权利要求1所述一种基于片上变压器的边缘组合式数字倍频器，其特征在于所述边缘组合器由2n组晶体管组成，电路负载部分由片上差分变压器、输入电容和输出电容组成，n为偶数自然数，所述晶体管采用共源共栅NMOS晶体管、共源共栅PMOS晶体管、共源共栅Bipolar晶体管中的一种；差分变压器初级线圈中间节点接电源电压，用以给整个基于片上变压器的边缘组合式数字倍频器供电，次级线圈中间节点接地或接下一级电路的偏置电压或悬空；在第一边缘组合器中，晶体管N1cs,i的源极接地，i＝0，1…(n-1)，晶体管N1cs,i的漏极连接晶体管N1cg,i的源极，i＝0，1…(n-1)，晶体管N1cs,i的栅...

【专利技术属性】
技术研发人员：黄果池，
申请(专利权)人：加驰厦门微电子技术有限公司，
类型：新型
国别省市：福建;35