The embodiment of the invention discloses a Viterbi decoding method and Viterbi decoder, wherein a Viterbi decoding method includes two data receiving input; according to the transition of butterfly state transition rules, the two received data to calculate, get the branches of the state metric metric value calculated by the branch; the time for the 8 state transfer of butterfly, parallel path of a moment 16 state before measure ACS ACS treatment; the path of state storage after ACS treatment by the measure and the path metric transition relation of each marker; path state storage measurement the maximum value, the search path metric storage; according to the transition relation of mark, value back to the metric maximum path, and the output of the decoding result. The technical proposal provided by the embodiment of the invention effectively improves the decoding speed under the premise of guaranteeing the decoding effect of the Viterbi algorithm.
【技术实现步骤摘要】
本专利技术涉及无线信息传输领域，尤其涉及一种维特比译码方法及维特比译码器。
技术介绍
无线信息传输系统普遍采用RS编码和卷积编码级联的方式作为信道编码部分来 对抗无线信道产生的差错。卷积码是一种常用的差错控制编码，对于卷积码Ov k0, m)，表 示该卷积码编码器将1 比特信息段编成Iitl比特的码组，即每一时刻送至卷积编码器的输入 信息元为1 个，相应地卷积编码器输出Iitl个码元，并且输出的Iitl比特码组不仅与当前1 比 特信息段有关，还与之前输入的(m-Ι)个信息段有关联，其中，m为大于1的整数，m(又称 约束长度)等于移位寄存器的个数加1，卷积码用生成序列g,2_A gf K g；) 2 来表示输入与输出间的关系，其中，gf表示第K个移位寄存器的输入端到第j个模2加法器 输入端的连接线情况，若有连线，则gf =1，若无连线，则gf =0。如图1所示为卷积编码(2，1， 7)对应的卷积编码器，1个比特输入对应有2比特输出，约束长度为7，移位寄存器个数为 6个，根据各个移位寄存器的输入输出端与各个模2加法器输入端的连接线关系，其生成序 列&= (...
【技术保护点】
１．一种维特比译码器，其特征在于，包括：分支度量值计算单元，用于接收输入的两路数据，并根据状态转移蝶形对的状态转移规则，对接收到的两路数据进行计算，得到各状态的分支度量值；加比选单元，用于利用所述分支度量值计算单元计算得到的分支度量值，对各状态前一时刻的路径度量值进行加比选ＡＣＳ处理，其中，所述加比选单元由８个并行执行的加比选模块组成，其中，每个加比选模块处理的４个状态转移蝶形对的相应分支具有相同的输入输出特性；存储单元，用于存储经所述加比选单元处理后得到的各状态的路径度量值及所述路径度量值的状态转移关系标记；最大值搜索单元，用于对所述存储单元存储的各状态的路径度量值进行比...
【技术特征摘要】
【专利技术属性】
技术研发人员：朱磊基，姜建，施玉松，汪涵，张彦江，
申请(专利权)人：无锡物联网产业研究院，中科院无锡高新微纳传感网工程技术研发中心，
类型：发明
国别省市：32
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。