优化的维特比解码器和全球导航卫星系统接收器技术方案

本发明专利技术提供一种维特比解码器，其基于在处理器中实施的特殊指令集，所述指令集使得所述维特比解码器能够在不显著增加硬件复杂性的情况下以低得多的ＣＰＵ负荷来处置维特比处理。通过谨慎地应用ＳＶ导航特有的适当设计约束并分析维特比算法，可实现用于有效地将维特比加速逻辑嵌入到ＧＮＳＳ芯片组中的优化架构。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及一种用于全球导航卫星系统(GNSS)的接收器，其包括用以解码经卷 积编码的数据的接收器。明确地说，但不排他地说，本专利技术的实施例涉及一种能够解码由对 地静止的卫星(如WAAS/EGN0S卫星)发射的增强数据的GPL接收器，以及一种用于根据伽 利略标准的经卷积编码的数据的伽利略接收器。
技术介绍
在GPS中，现有的基于卫星的增强系统(SBAS)的对地静止的卫星由不同国家操 作，用于提供额外信息以增强可从便携式GPS接收器装置得到的GPS定位质量和完整性。所述信息提供关于大气校正的额外信息，其可应用于改进定位的质量和关于卫星 完整性的信息。归因于较大的轨道半径和SBAS卫星的对地静止的轨道，已针对数据传送使用较 复杂的卷积编码，这需要在接收器中具有较复杂的解码能力，通常是维特比解码器，这对系 统产生增加的处理负荷。在SBAS实施方案的情况下，维特比解码通常适用于单个SV且已 知通过由通用处理器执行的软件解码器来实施所述维特比解码。此解决方案是简单的，但 就速度和功率经济受到关注来说为次优的。所提议的伽利略系统信号也将针对群集中的所有SV上的数据信道利用此卷积编 码机制，所述数据信道利用相同的基本卷积编码技术，然而有可能使用不同的生成多项式 和符号速率。这种新的导航信号格式的效应将显著增加处理开销，因为所述解决方案中所使用 的所有伽利略SV将要求同时操作维特比解码算法，使得维特比解码器对系统资源的负荷 变得非常显著。尽管理论上有可能以软件来执行所有这些，但处理开销和额外存储器要求 将对GNSS导航解决方案产生额外成本和功率要求，这直接与小尺寸、低功率和低成本的市 场目标冲突。用于此问题的一个解决方案是以硬件实施维特比解码器以从处理器完全卸载处 理。尽管这种处理方式减少了对主要处理器的负荷，但仅仅将成本和功率迁移到不同子系 统中。因此，需要提供一种低功率GNSS接收器，其能够在不对系统资源产生高负荷的情 况下解码经卷积编码的信号。此外，本专利技术旨在提供一种低功率GNSS接收器，其可与此项 技术中已知的接收器相比较快地且使用较少功率来解码卷积编码信号。
技术实现思路
本专利技术的目标通过所附权利要求书的对象而获得。在本专利技术的变型中，此目标通 过基于在处理器中实施的特殊指令集的软件维特比解码器而获得，所述指令集使得其能够 在不显著增加硬件复杂性的情况下以低得多的CPU负荷处置维特比处理。通过谨慎地应用SV导航特有的适当设计约束并分析维特比算法，可实现用于有效地将维特比加速逻辑嵌入到GNSS芯片组中的优化架构。此外，通过硬件与软件之间的紧密整合，这可在不显著增加系统资源的情况下通 过扩展常规RISC处理器的指令集来执行。附图说明 图1表示网格状态图。 图2说明图1的图中的最低成本路径。·图3表示汉明距离的计算。 图4说明成本分布。·图5说明累积状态成本图。·图6示意性展示维特比算法中的不同数据存取方法。·图7说明与本专利技术实施例相关的指令架构。 图8和图9涉及与本专利技术相关的指令的隐式寻址。·图10说明所发射位的序列。图11和图12表示图10的位序列的解码。·图13示意性说明根据本专利技术一方面的以特殊指令集操作处理器。具体实施例方式维特比编码和解码算法是此项技术中一般已知的且在技术文献中有所描述。在下 文中，将仅论述GNSS实施方案特有的若干方面。在维特比实施方案中必须考虑若干准则符号大小、符号解译、生成多项式和长度 以及符号速率。对于GNSS应用，约束长度K = 7 (存储器m = 6)，其意味着所发射符号随当 前数据位和先前六个数据位而变，码速率位为2，其意味着对于每一数据位，发射两个符号， 符号速率大体上在250或500符号/秒左右，且生成多项式可变化。维特比为对路径成本表进行操作的卷积编码和解码技术，所述路径成本表基于先 前接收的符号的潜在解译而计算处于特定状态的最大概率。由于多项式的长度为7，所以实 施方案需要表示先前六个数据位的62个状态。所使用的卷积码针对所发射的每一数据位产生两个位符号，所述数据位被表示为 两个状态之间的转变，且具有64个状态(K = 7)，从每一状态开始，具有由两个潜在符号表 示的两个可能的下一状态，且对于每一状态，具有可永不被发射的两个潜在符号。针对数据 位发射的实际符号由生成多项式确定且随先前6个数据位与正被发射的位而变。因此，对于每一数据状态，符号由多项式确定，且状态可如下预测如果位为“ 1 ”， 则下一状态为32+(current_state/2)，否则其仅为current_state/2，因此不需要状态转 变表。在发射每一符号时，所述表示因此由七个数据位确定，且当接收到所述符号时，由 解码器基于多项式和先前六个数据位来对其进行解译。在接收每一符号时，其被解译并被 赋予概率值，所述概率值是基于其与潜在有效的符号的相似性且用以计算特定符号序列解 译为正确的概率。为了实现此，维特比解码器保持记录针对所有可能状态找到的最低成本路径，且针对每一可能状态，其记录正被接收的先前最可能的符号序列及其累积成本。一旦已接收到足够的符号，便通过挑选最低成本状态且回顾历史以确定最可能被 发射以产生所述状态的数据位序列来解码所述数据。维特比编码和解码的原则一般为熟悉卷积编码机制的人员所理解，且可用的分析 表明这些方案所获得的整体SNR改进均受益于向每一符号赋予一潜在值范围，而非简单的 二进制决策，且通常可用针对每一符号的高达八级解译来实现显著增益。对于K = 7，在可针对最佳性能、针对保持表示处于特定状态的累积成本的至少两 组状态信息所需要的此处理，并针对保持记录产生所述用于获得最佳解码性能的状态的通 常先前34个转变(数据位)所需要的每一状态而提取第一数据位之前，常用的维特比解码 算法需要处理至少35个符号。在给定这些约束的情况下，可首先选择适当的最小数据结构来表示维特比解码状 态且接着优化这些状态以用于嵌入式实施方案，假定特定考虑HW/SW交互和处理器子系统 架构。在每一潜在当前状态中，存在由两个符号编码表示的两个有效状态转变(分支)， 且存在表示无效转变的两个符号编码，因此针对每一状态，仅存在两个潜在后续者状态和 两个潜在前驱者状态。这些状态可由图1的网格图表示。依据每一潜在当前状态，有效和无效分支由不同符号指示，因此对于每一状态，需 要知道两个潜在的下一状态(其可以一般方式进行计算)和与所述分支相关联的适当符 号，所述符号也可使用专用逻辑来计算，但可更易于从表中加载，因此采用与多项式无关的 实施方案。由于正在实施软决策解码器，所以首先需要针对根据所接收符号的强度而加权的 所有潜在符号对来确定成本因素，且由于针对所有状态的所有有效状态转变具有相等的概 率，所以此加权与当前状态无关且仅取决于所接收符号对以及所接收符号对与和所述分支 相关联的实际符号对之间的汉明距离。这意味着对于每一符号，软件必须计算与汉明距离 相关联的加权表，且这可接着应用于所有状态和使用汉明距离与状态之间的映射进行的分 支成本计算。基本的维特比算法因此将针对所接收的每一符号对执行以下计算序列，实际的实 施方案将使这些过程并行，以通过谨慎设计相关联的数据结构和实施自定义指令(在适当 时)来最小化负荷/存储量和复杂指令序本文档来自技高网...

【技术保护点】
一种解码经卷积编码的数据的方法，其包括以下步骤：将转变成本设定为位于范围０到Ｍ内的非负值，其中Ｍ为可在Ｋ个步骤中获得的最大成本，其中Ｋ为所述经卷积编码的数据中的存储器位的数目；以及每个累积路径成本分配Ｎ个位，其中（２＾（Ｋ＋１）＊Ｍ）－１＜２＾Ｎ－１。

【技术特征摘要】
【国外来华专利技术】EP 2007-10-26 07119378.3一种解码经卷积编码的数据的方法，其包括以下步骤将转变成本设定为位于范围0到M内的非负值，其中M为可在K个步骤中获得的最大成本，其中K为所述经卷积编码的数据中的存储器位的数目；以及每个累积路径成本分配N个位，其中(2^(K+1)*M)-1＜2^N-1。2.根据权利要求1所述的方法，其包括针对符号对的4个可能解译计算一组成本且将 这些成本打包为单个32位字，所述字可被索引为4字节字段。3.根据权利要求1-2中任一权利要求所述的方法，其利用一个CPU寄存器中的一对或 一对以上2位字段来选择性地从至少另一寄存器存取一对或一对以上子字段。4.根据权利要求1-3中任一权利要求所述的方法，其中这些涉及针对状态的分支转变 和分支成本。5.根据权利要求1所述的方法，其中由存储在存储器中的连续位置中的8位字段来表 示所有状态的经规格化累积状态成本，使得每一 32位存储器字含有与4个连续可能状态相 关联的成本。6.根据权利要求1-5中任一权利要求所述的方法，其使用每符号2个位的经打包结构 来表示与每一潜在状态相关联的有效路径转变符号，其中这些在CPU存储器中经组织以使 得每一相继地址保持表示用于对应于2个连续32位存储器位置中所表示的8个当前状态 的0和1数据位的有效符号的状态转变符号。7.一种解码经卷积编码的数据的方法，其包含以下步骤以允许将相关联的状态符号 解译成本表示为循环不变量且存储在一个32位核心寄存器中且将用于所述循环的转变信 息存储在第二寄存器中的次序，在循环的8个迭代中处理64个维特比状态，其中每一迭代 处理8个连续当前状态。8.根据权利要求7所述的方法，其中通过改变单个寄存器以使得对此寄存器的改变使 得用于源和目的地状态成本位置的所需地址和相关联的转变解译信息可用而隐式执行用 以存取每一循环迭代的所需数据的寻址。9.一种针对根据权利要求1-8中任一权利要求所述的方法解码经卷积编码的数据而 经优化的处理器，所述处理器经布置以用虚幻寄存器扩展所述处理器的寄存器集合，所述 虚幻寄存器在由指令寻址时返回根据信号和/或未由所述指令显式寻址的寄存器而计算 的值。10.根据权利要求9所述的处理器，其中所述虚幻寄存器经布置以基于用作循环控制 寄存器的核心寄存器字段以及指示当前状态成本集合分配和数据结构的基础地址且选择 当前和下一状态表的映射的状态寄存器字段来返回用于源和目的地状态成本操作数的地址。11.一种用于根据权利要求1-8中任一权利要求所述的方法来解码经卷积编码的数据 的处理器，所述处理器经布置以执行用以实施加-比-选操作的指令，所述指令对存储于 核心数据寄存器中的多个操作数进行操作，其中所述指令利用由所述指令隐式寻址的额外 CPU寄存器，从而允许在不违背处理器指令集架构的约束的情况下实施SIMD架构。12.根据权利要求11所述的处理器，其中所述指令同时执行一个或一个以上 加-比_选操作且针对可存储于多个目的地寄存器中的适当状态更新相关状态成本字段。13.根据权利要求12所述的处理器，其中所述相同指令同时执行对用于循环的最低累积成本状态的计算。14.根据权利要求12所述的处理器，其中所述相同指令同时计算用于所述循环的最低 成本状态结果是否大于预定阈值。15.根据权利要求12所述的处理器，其中所述相同指令在存储所计算的状态成本之前 从其中减去预定阈值。16.根据权利要求14或15所述的处理器，其中所述阈值被表示为2的幂，且所述减法 是通过基于状态旗标将相关联的位掩蔽为0来执行，所述状态旗...

【专利技术属性】
技术研发人员：菲尔扬，
申请(专利权)人：高通股份有限公司，
类型：发明
国别省市：US[美国]