一种可控延迟线制造技术

本实用新型专利技术涉及延迟线技术领域，尤其涉及一种可控延迟线，其包括用于延迟输入信号的延迟模块、用于根据输入的控制信号的不同而改变延迟时间的抽头选择模块，抽头选择模块的输入端与延迟模块的输出端连接，抽头选择模块的输出端用于输出延迟信号，由于设置了抽头选择模块，本实用新型专利技术可以根据输入的控制信号的不同而改变延迟时间，故本实用新型专利技术是一种具有可控性的延迟线；进一步，所述延迟模块与抽头选择模块之间设有用于测量延迟模块的实时延迟时间的测量模块，抽头选择模块可以根据测量模块输入的实时延迟时间调整输出延迟信号的抽头位置，从而输出精确的延迟信号。（*该技术在2018年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术涉及延迟线
，尤其涉及一种可控延迟线。技术背景在集成电路设计中，经常需要对信号作一定时间的延迟，而延 迟线作为一种重要的延迟元器件，在集成电路中得到了广泛的应用。 现有的延迟线， 一般是由多个延迟单元串联组成，每个延迟单元的 延迟时间是固定的，因此，这种延迟线的延迟时间是固定的，不能 够根据输入的控制信号不同而改变延迟时间，不具有可控性。另外， 由于集成电路中的元器件工作时，会受到工作电压、温度等因素的 影响，不同的工作环境，元器件的实时延迟时间并不相同，所以， 现有结构的延迟线，在不同的工作环境，其实时延迟时间并不相同， 会产生一定的误差，即不能够输出精确的延迟信号。
技术实现思路
本技术的目的就是针对现有技术存在的不足而提供一种可 控延迟线，它可以根据输入的控制信号的不同而改变延迟时间。 为了实现上述目的，本技术采用的技术方案是 它包括用于延迟输入信号的延迟模块、用于根据输入的控制信 号的不同而改变延迟时间的抽头选择模块，抽头选择模块的输入端 与延迟模块的输出端连接，抽头选择模块的输出端用于输出延迟信号。其中，所述延迟模块与抽头选择模块之间设有用于测量延迟模 块的实时延迟时间的测量模块，测量模块的输入端与延迟模块的输 出端连接，测量模块的输出端与抽头选择模块的输入端连接。其中，所述延迟模块是由复数级延迟单元串联组成，每级延迟 单元的输出端分别与下一级延迟单元的输入端、抽头选择模块的输 入端连接。其中，所述抽头选择模块包括译码器、或门、复数个与延迟单元对应的D触发器、复数个与D触发器对应的与门，每个D触发器 的D端与对应的延迟单元的输出端连接，全部D触发器的CP端连 接在一起，每个D触发器的输出端与对应的与门的第一输入端连接， 与门的第二输入端均与译码器的输出端连接，与门的输出端均与或 门的输入端连接。其中，所述测量模块由两个除法器连接组成。本技术有益效果在于本技术提供的一种可控延迟线包括用于延迟输入信号的延 迟模块、用于根据输入的控制信号的不同而改变延迟时间的抽头选 择模块，抽头选择模块的输入端与延迟模块的输出端连接，抽头选 择模块的输出端用于输出延迟信号，由于设置了抽头选择模块，本 技术可以根据输入的控制信号的不同而改变延迟时间，故本实 用新型是一种具有可控性的延迟线。进一步，所述延迟模块与抽头 选择模块之间设有用于测量延迟模块的实时延迟时间的测量模块，抽头选择模块可以根据测量模块输入的实时延迟时间调整输出延迟信号的抽头位置，从而输出精确的延迟信号。附图说明图1是本技术的结构方框图2是本技术的电路原理图3是每个D触发器的抽头输出的波形图4是本技术的编码实现电路；图5是本技术的应用例。具体实施方式以下结合附图对本技术作进一步的说明，见图1所示，本 技术包括用于延迟输入信号的延迟模块1、用于根据输入的控制 信号的不同而改变延迟时间的抽头选择模块2，抽头选择模块2的输 入端与延迟模块1的输出端连接，抽头选择模块2的输出端用于输 出延迟信号，由于设置了抽头选择模块2，本技术可以根据输入 的控制信号的不同而改变延迟时间，故本技术是一种具有可控 性的延迟线。本实施例的延迟模块1与抽头选择模块2之间设有用于测量延 迟模块1的实时延迟时间的测量模块3，测量模块3的输入端与延迟 模块1的输出端连接，测量模块3的输出端与抽头选择模块2的输 入端连接，抽头选择模块2可以根据测量模块3输入的实时延迟时 间调整输出延迟信号的抽头位置，从而输出精确的延迟信号。为了能够控制延迟时间，本技术采用抽头选择的方法控制延迟输出，抽头选择相当于一个译码装置，通过抽头选择模块2，将 输入的控制信号转换为相应的抽头号，然后将选中的抽头的输出作 为最终的延迟输出。为了得到所选择的抽头号，本技术采用了将需要延迟的时 间除去每一级延迟单元ll的延迟时间，就可以得到输出信号的抽头 位置的办法。假设需要对输入信号的延迟时间用符号t表示， 一级 延迟单元ll的延迟时间用符号to表示，抽头号用符号k表示，可得 公式h由于延迟单元11会随着工作环境的改变而改变，为了得到精确 的延迟时间(也就是精确的抽头号)，必须知道每个时刻延迟单元11 的延迟时间，所以必须实时测量每个延迟单元ll的实时延迟时间。本实施例的输入信号是一个已知频率的时钟信号，首先测量延 迟输入信号的一个时钟周期所需要的延迟单元11级数，再由输入信 号的时钟周期除所需要的延迟单元11级数，就可以得到每一级延迟 单元ll的实时延迟时间。假设用符号T表示输入信号的时钟周期， 符号N表示将输入信号延迟T所需要的延迟单元11级数， 一级延 迟单元11的延迟时间用符号t。表示，可得公式2:<formula>formula see original document page 6</formula>即延迟输入信号的一个时钟周期所需要的延迟单元11级数等于延迟输入信号的一个时钟周期的抽头位置。虽然由公式2计算出的 每一级延迟单元11的实时延迟时间是一个平均值，但于由每一级延 迟单元11的工艺相同，所以这个平均值与实际值相差非常小。见图2，本实施例的延迟模块1是由复数级延迟单元11串联组 成，第一级的延迟单元11的输出端分别与第二级的延迟单元11的 输入端、抽头选择模块2的输入端连接，依此类推，直至最后一级 的延迟单元ll，而最后一级的延迟单元11的输出端只连接抽头选择 模块2的输入端，即每级延迟单元11的输出端分别与下一级延迟单 元11的输入端、抽头选择模块2的输入端连接，所述抽头选择模块 2包括译码器23、或门24、复数个与延迟单元11对应的D触发器 21、复数个与D触发器21对应的与门22，每个D触发器21的D 端与对应的延迟单元11的输出端连接，全部D触发器21的CP端 连接在一起，每个D触发器21的输出端与对应的与门22的第一输 入端连接，与门22的第二输入端均与译码器23的输出端连接，与 门22的输出端均与或门24的输入端连接，或门24的输出端则用于 输出延迟信号，其中，所述测量模块3由两个除法器连接组成，第 一除法器31的输入端分别连接输入的周期T、抽头号temp，第一除 法器31的输出端与第二除法器32的输入端连接，第二除法器32的 输入端还输入控制信号，第二除法器32的输出端则与译码器23的 输入端连接。其工作原理是延迟单元11的输出延迟信号经过D触 发器21后的输出为抽头输出，每一个抽头输出与译码器23的输出 经过与门22的相与后，如果译码器23选择了某一个抽头，则在被选择了的抽头所在的与门22才有信号输出，接着，将与门22的输 出经过或门24后，就可以得到输出的延迟信号。其中，测量模块3 中的第一除法器31 (公式2的实现)输出的是每一级延迟单元11 的实时延迟时间，再经过第二除法器32 (公式1的实现)最终输出 精确的抽头号，送入译码器23中，由译码器23选择一个抽头输出。 见图3，其为每个D触发器21抽头(即输出端)输出的波形， 假设有十二级抽头D0 D11。由图3可以看出，抽头D10输出的波 形是DO输出的波形(即输入信号)延迟了一个时钟周期的输出波形， 如图本文档来自技高网...

【技术保护点】
一种可控延迟线，它包括用于延迟输入信号的延迟模块，其特征在于：它还包括用于根据输入的控制信号的不同而改变延迟时间的抽头选择模块，抽头选择模块的输入端与延迟模块的输出端连接，抽头选择模块的输出端用于输出延迟信号。

【技术特征摘要】

【专利技术属性】
技术研发人员：刘华珠，伍方辉，陈雪芳，
申请(专利权)人：东莞理工学院，
类型：实用新型
国别省市：44[中国|广东]