完全和均匀地硅化的栅极结构的形成方法技术

完全和均匀的硅化栅极导体通过采用亚光刻、亚临界尺寸、纳米尺度开口深地“穿孔”硅化物栅极导体而生产。硅化物形成金属（例如钴、钨等）随后被沉积，多晶硅栅极，覆盖其并且填充穿孔。退火步骤将所述多晶硅转换为硅化物。因为深穿孔，与硅化物形成金属接触的多晶硅的表面面积大为增加，超过传统硅化技术，导致所述多晶硅栅极被完全转换为均匀的硅化物成份。自组装双嵌段共聚物被用于形成被用作形成穿孔的蚀刻“模板”的规则的亚光刻纳米尺度图案。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及半导体器件中晶体管结构的形成，并且更具体地涉及 MOS/CMOS (金為氧化物半导体/互补金属氧化物半导体)器件中硅化物导 体的形成。
技术介绍
随着复杂的集成半导体器件的设计的进化，存在对于单个器件中更多的 功能、增加的性能和降低的功耗的持续的要求。为了满足这些要求，设计者 发现了缩减晶体管几何、减小寄生效应和泄漏和增加速度的途径。每次具体 的技术到达其性能的极限，设计者都提出新技术和设计策略以便允许整个新 一代的更小、更密、更有效的半导体器件。该在半导体器件设计中的持续进 化的模式已经基本未衰退地持续了接近四十年并且没有停止的迹象。当前，半导体制造工艺中的临界尺寸已经被减小至进入深亚微米范围。 然而某些临界尺寸的减小，(例如MOS晶体管的栅极长度)，要付出代价 相关器件特性的降低。经常该降低足够明显使得通过减小特征尺寸所获得的 优点可以被抵消。例如随着栅极电介质的厚度已经被减小(现在在厚度方 面远小于20埃)， 一结果是增加了栅极泄漏电流和增加了从多晶硅栅极结构 的掺杂剂的扩散(经常称作"多晶硅耗尽效应")。现在在栅极结构中使用掺 杂多晶硅的替代物，例如金属和硅化物，以便緩和多晶硅耗尽效应并且控制 泄漏电流，并且因而确保高度集成CMOS器件的电性能。硅化物是硅和金属的合金。在现代半导体工艺中，在硅器件制造中使用硅化物作为导体材料变得日益普遍。钛的硅化物(例如TiSb)、钴的硅化物(CoSi2)、镍的硅化物(NiSi2)和各种其它金属的硅化物已经被成功地用作 导体材料。当以该方式被使用时，硅化物结合了金属和多晶硅的优点，展示 了非常低的电阻率-明显地低于多晶硅-和极小或没有电迁移。硅化物通过导致起导体或电极作用的金属-硅合金(硅化物)形成的称 为"硅化，，的退火(烧结)工艺而形成。例如，Ti可以被沉积于硅上并且在 RTA (快速热退火)工艺中被退火以便形成TiSi2。硅化物形成工艺在Si和 被沉积的金属之间的界面开始，并且从此向外"生长"。任何未转换的金属 可以随后通过选择性的蚀刻而被去除。硅化工艺的自对准变体，称为"自对准多晶硅化(salicidation)"或"自 对准多晶硅化工艺(salicide process)"(通过合并"自对准(Self - Aligning )" 中的字母"s，，和"A"和硅化"(silicidation and silicide )，'而形成的术语)， 是其中硅化物导体仅在其中被沉积的金属(它在退火之后变为硅化物的金属成份)与硅直接接触的区域中形成的工艺。硅化物4册极典型地通过自对准多晶硅化而形成，其中掺杂的多晶硅栅极 被硅化物形成金属(例如Co)的层覆盖并且随后被转换为金属硅化物(通 过硅化)。硅化物栅极导体提供了比传统多晶硅栅极更好的器件性能，由于 减小了栅极掺杂剂耗尽，然而，仅当栅极是完全和均匀硅化时才可以实现最 佳整体性能。尽管许多工艺宣称生产"完全硅化的"栅极导体，但是其对于 硅化物形成的"梯度，，性质的依赖趋于在栅极中生产非均匀的硅化物成份(由 于栅极多晶硅至硅化物的非均匀的转换)。通常难于在栅极中均匀地和完全 地将多晶硅转换为硅化物，因为长的扩散路径和由于与硅化工艺相关的体积 膨胀引起的压应力。当多晶硅未被完全地和均匀地转换为硅化物时，器件性 能下降，并且由于在栅极硅化物成份上的器件到器件的变化，器件到器件参 数变化增加。通过将临界尺寸持续减小至深亚微米范围所产生的另一问题(通常与栅 极硅化无关)是传统光刻构图技术被推至其最小特征尺寸界限之外。已经变 得需要考虑用于在半导体晶片上构图的亚光刻特征的技术(即构图比使用传 统光刻技术可以实现的更小的特征尺寸)。当前技术水平(和未来的CMOS技术)要求连接CMOS器件，例如场 效应晶体管(FET)至线后端(BEOL)布线的50nrn以下的金属导体。然而，当前可以获得的0.93数字孔径(NA)光刻工具仅可以解析直径100nm或更 大的开口的光刻图案。将来』代的1.2NA光刻工具期望生产具有直径小至 70nm至80nm的开口的光刻图案，但是也未小至足以生产希望的50nm的直 径。没有生产更小的、希望的开口的工具，就不能实现最大潜在的电路密度。 这仅是传统光刻工具如何在试图生产某些希望的半导体特征中在其极限上 或极限之外的实例之一，指出了亚光刻特征构图的需求。由于涉及制造纳米结构(纳米尺度结构)的挑战，不断地寻找新技术和 材料，以便使纳米制造(纳米结构的制造)更为容易，更为廉价和更为通用。 在该方面称为嵌段共聚物的材料的膜示出了极大的潜力，因为它们自组装为 有序的，化学区分的(即微-相分离)的畴，其具有从10至40nm范围的尺 寸。嵌段共聚物膜可以被用作在半导体、光学和磁介质材料中建造纳米结构 的模板(即抗蚀剂)，具有亚光刻线宽、余量和公差，和线-边缘特性，其 由热力学而非标准抗蚀剂工艺所控制。自组装的现象本质上不是未知的。自组装的一些容易识别的实例范围从 雪花至海螺壳至沙丘，所有这些都响应具体的外部条件而形成一些类型的规 则或有序的图案。自组装嵌段共聚物性能基本相同，但是产生纳米尺度尺寸 的重复图案嵌段共聚物由不同聚合的单体构成。例如，Ps-b-PMMA是聚苯乙烯-b-聚(曱基曱基丙烯酸曱酯)的缩写并且通过首先聚合苯乙烯，并且随后聚 合MMA而制成。该聚合物是"双嵌段共聚物"因为它包含两个不同的化学 嵌段。三嵌段、四嵌段、五嵌段等也可以被制成。双嵌段共聚物使用"活性 聚合(living polymerization )"技术而制成，例如原子转移自由基聚合(ATRP ), 可逆添加碎片链转移(RAFT)，活性阳离子或活性阴离子聚合。嵌段聚合物 在本文中尤为关注，因为其在正确的热力学条件下"微相分离"从而形成周 期性的纳米结构的能力。图1A是现有技术结构100的平面图，该结构100包括第一聚合物的纳 米尺度垂直柱104的规则的、构图的平面阵列，其形成于第二聚合物102的 平面层内并且在所有侧被其包围。该规则构图的阵列通过包括第 一和第二共 聚物的混合物的双嵌段共聚物的自组装而形成，在该情形第一和第二共聚物 是聚苯乙烯(柱104)和PMMA (周边场102)。图1B是对于图1A的上述现有技术的结构IOO的截面图。包括纳米尺度垂直聚苯乙烯柱104和PMMA 102的周边平面场的结构的构图的阵列形成 于基板材料106"的表面上。该基板106可以是工艺中的半导体晶片、光学材 料或;兹介质材料。尽管在半导体晶片上形成纳米结构的嵌段共聚物的有用性，它们现在尚 未示出尤其对于构图CMOS器件有用。总而言之，CMOS技术要求单独结 构单位的精确布置和定位以便成功地在布线层中形成金属线和通孔。通过自 组装嵌段共聚物形成的纳米尺度结构的大的、有序的阵列可以是规则的，但 是其空间频率取决于共聚物成份并且对于所有实际用途的目的，其空间"相 位"是不可预测的。结果，通过这些自组装嵌段共聚物产生的图案缺少对于 在CMOS技术中生产线和通孔有用的结构所要求的精确和可预测的对准和 定位。
技术实现思路
因此，本专利技术技术的目的是提供完全和均匀的硅化MOS栅极结构。 本专利技术技术的又一目的是以可应用于普通CMOS工艺并且与普通CMO本文档来自技高网...

【技术保护点】
一种在半导体器件上形成完全和均匀地硅化的栅极导体的方法，包括的步骤是：　提供包括硅基板（２０２、３０２）的半导体器件和形成于所述硅基板上的一或更多的栅极叠层（２１６、２２６、３１６、３２６），所述一或更多的栅极叠层各自还包括覆盖薄栅极电介质（２１４、２２４、３１４、３２４）的栅极导体（２１２、２２２、３１２、３２２），所述薄栅极电介质将所述栅极导体与在所述硅基板中所界定的对应的沟道区（２１０、２２０、３１０、３２０）间隔开；　设置覆盖所述一或更多的栅极导体的自组装双嵌段共聚物层（２３８、３３８）；　退火所述双嵌段共聚物层以导致所述双嵌段共聚物层将其自身组织为纳米尺度聚合物结构的重复图案；　显影所述双嵌段共聚物层以在其中形成纳米尺度开口（２３８Ａ、３３８Ａ）的重复图案；　使用所述被显影的双嵌段共聚物层作为蚀刻模板而选择性地蚀刻，以便形成延伸进入一或更多的栅极导体的纳米尺度穿孔（２４０、３４０），随后在所述一或更多的栅极导体上方沉积硅化物形成金属；并且　自对准多晶硅化以便转换所述一或更多的栅极导体为硅化物（２１２Ａ、２２２Ａ、３１２Ａ、３２２Ａ）。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：李伟健，杨海宁，
申请(专利权)人：国际商业机器公司，
类型：发明
国别省市：US[美国]