【技术实现步骤摘要】
本专利技术涉及万兆以太网高速数据通信协议的数据检测领域，具体涉及一种基于 FPGA的万兆以太网数据接收校验方法。
技术介绍
在高速数据通讯系统中，由于数据流(包括有效负载和控制流)在线路上传输时 会因温度、射线等外界的干扰，在接收方收到的数据流与发送方发出的数据流出现不一致 的现象。为保证接收方能识别出错误的数据流并通知发送方线路上出现误码，则需要对通 信过程进行差错控制。目前在线路上使用的差错控制方法有ARQ(自动请求重传方式)、 FEC (前向纠错方式)和HEC (混合纠错)。较多使用的是ARQ方式，此模式的差错控制只需 要检错功能。CRC循环冗余校验码(Cyclic Redundancy Check)是数据通信领域中最常用的一 种差错校验码，其特征是信息字段和校验字段的长度可以任意选定。由于其误码监测能力 强，抗干扰能力优异，被广泛的用于线路的差错控制。生成CRC码的基本原理任意一个由二进制位串组成的代码都可以和一个系数仅 为‘0，和‘1，取值的多项式一一对应。例如代码1010111对应的多项式为x6+x4+x2+x+l, 而多项式为x5+x3+x2+x+...
【技术保护点】
一种基于ＦＰＧＡ的万兆以太网数据接收校验方法，其特征在于：包含以下步骤：Ａ、上游数据总线或缓冲区数据推进触发状态机启动，进入监测ＳＦＤ状态；Ｂ、检测有效数据流的ＳＦＤ的前导码，若起始位置在Ｌａｎｅ３，则对齐至Ｌａｎｅ７；若起始位置在ｌａｎｅ７，则直接执行下一步；Ｃ、采用“ＣＲＣ Ｍａｇｉｃ Ｎｕｍｂｅｒ”与“Ｍａｇｉｃ Ｎｕｍｂｅｒ Ａｄｄ Ｚｅｒｏ”协同并行校验算法，２路并行流水数据、仅一个６４位ＣＲＣ３２电路，校验ＭＡＣ层接收端８条ｌａｎｅ的有效数据，校验后得出帧正确与否的结论；Ｄ、数据接收到最后一周期后，若没有上传，之前接受的数据都认为是有效。
【技术特征摘要】
1.一种基于FPGA的万兆以太网数据接收校验方法，其特征在于包含以下步骤A、上游数据总线或缓冲区数据推进触发状态机启动，进入监测SFD状态；B、检测有效数据流的SFD的前导码，若起始位置在Lane3，则对齐至Lane7；若起始位置 在lane7，则直接执行下一步；C、采用“CRC Magic Number” 与 “Magic Number Add Zero” 协同并行校验算法，2 路并 行流水数据、仅一个64位CRC32电路，校验MAC层接收端8条lane的有效数据，校验后得 出帧正确与否的结论；D、数据接收到最后一周期后，若没有上传，之前接受的数据都认为是有效。2.如权利要求1所述一种基于FPGA的万兆以太网数据接收校验方法，其特征在于对 齐过程需要进行一...
【专利技术属性】
技术研发人员：张磊，白宗元，李静，纪奎，张英文，
申请(专利权)人：天津曙光计算机产业有限公司，
类型：发明
国别省市：12
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。