一种基于ＦＰＧＡ的万兆以太网数据帧的填充校验方法技术

本发明专利技术提供了一种基于ＦＰＧＡ的万兆以太网数据帧的填充校验方法。最小帧不足时填充，应用并行６４位ＣＲＣ－３２电路和串行８位ＣＲＣ－３２电路对填充后的有效数据流或原始数据流进行流水校验，８位ＣＲＣ－３２电路流水校验６４位ＣＲＣ－３２电路和非完整周期的有效数据流，校验结果（４Ｂｙｔｅｓ）进行简单编码后形成ＦＣＳ，填充到有效数据流结尾，将数据流推进到下游模块发送。助于本发明专利技术的技术方案，能够生成并发送符合万兆以太网ＭＡＣ层的数据帧，并无延时的将校验后的数据帧推进到下一总线或缓冲区。

【技术实现步骤摘要】

本专利技术涉及万兆以太网高速数据通信协议的数据检测，具体涉及一种基于FPGA 的万兆以太网数据帧的填充校验方法。
技术介绍
在高速数据通讯系统中，由于数据流(包括有效负载和控制流)在线路上传输时 会因温度、射线等外界的干扰，在接收方收到的数据流与发送方发出的数据流出现不一致 的现象。为保证接收方能识别出错误的数据流并通知发送方线路上出现误码，则需要对通 信过程进行差错控制。目前在线路上使用的差错控制方法有ARQ(自动请求重传方式)、 FEC (前向纠错方式)和HEC (混合纠错)。较多使用的是ARQ方式，此模式的差错控制只需 要检错功能。CRC循环冗余校验码(Cyclic Redundancy Check)是数据通信领域中最常用的一 种差错校验码，其特征是信息字段和校验字段的长度可以任意选定。由于其误码监测能力 强，抗干扰能力优异，被广泛的用于线路的差错控制。生成CRC码的基本原理任意一个由二进制位串组成的代码都可以和一个系数仅 为‘0，和‘1，取值的多项式一一对应。例如代码1010111对应的多项式为x6+x4+x2+x+l, 而多项式为x5+x3+x2+x+l对应的代码1011本文档来自技高网...

【技术保护点】
一种基于ＦＰＧＡ的万兆以太网数据帧的填充校验方法，其特征在于：包含以下步骤：Ａ、状态机启动由上游发送请求进行触发，数据被向前推进，进入第一次格式处理；Ｂ、对有效数据进行ｂｙｔｅｓ计算，大于或等于最小帧进入步骤Ｄ操作，否则，执行步骤Ｃ；Ｃ、根据所需发送的有效数据流的帧长度补齐到最小帧长度；Ｄ、应用并行６４位ＣＲＣ－３２电路和串行８位ＣＲＣ－３２电路对填充后的有效数据流或原始数据流进行流水校验，８位ＣＲＣ－３２电路流水校验６４位ＣＲＣ－３２电路和非完整周期的有效数据流，校验结果进行简单编码后形成ＦＣＳ，填充到有效数据流结尾，将数据流推进到下游模块发送；Ｅ、在等待ＩＦＧ个周期后，重新进入空闲状态，重...

【技术特征摘要】
1.一种基于FPGA的万兆以太网数据帧的填充校验方法，其特征在于包含以下步骤A、状态机启动由上游发送请求进行触发，数据被向前推进，进入第一次格式处理；B、对有效数据进行bytes计算，大于或等于最小帧进入步骤D操作，否则，执行步骤C；C、根据所需发送的有效数据流的帧长度补齐到最小帧长度；D、应用并行64位CRC-32电路和串行8位CRC-32电路对填充后的有效数据流或原始 数据流进行流水校验，8位CRC-32电路流水校验64位CRC-32电路和非完整周期的有效数 据流，校...

【专利技术属性】
技术研发人员：张磊，白宗元，李静，张英文，纪奎，
申请(专利权)人：天津曙光计算机产业有限公司，
类型：发明
国别省市：12[中国|天津]