本发明专利技术揭示一种用于功率MOSFET的静电放电(ESD)保护网络，其包含含有多
晶硅齐纳二极管及电阻器的并联分支，所述保护网络用于保护栅极免遭由ESD引起的
高电压所引起的爆裂。所述分支可具有供电压跨越栅极区行进到半导体衬底中的同一
或独立路径。具体来说，次级分支具有比初级分支高的击穿电压，使得跨越所述保护
网络的两个分支来共享所述电压。装置的ESD保护网络在不增加裸片上所使用空间的
情况下提供更有效的设计。所述ESD保护网络也可与其它有源及无源装置(例如晶闸
管、绝缘栅极双极晶体管及双极结晶体管)一起使用。
【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及半导体装置，且具体来说，涉及一种用于处理因静电放电(ESD)事件 而产生的电压及电流波形的保护网络。
技术介绍
静电放电(ESD)对于半导体装置且明确地说对于金属氧化物半导体(MOS)类型的 结构来说是一个特殊问题。来自静电放电的高电压瞬态信号可以10,000伏以上及数 安培的峰值电流对对象进行偏压。MOS装置中的独特危险是跨越在所述装置操作的 正常过程中所使用的相对薄的栅极电介质形成高电场。当栅极上积累的电荷使栅极氧 化物(其通常充当绝缘体)爆裂时，所述栅极电介质(其经常为氧化物)可在高电场 条件下爆裂。所述爆裂引起的永久性损坏的影响可能不立即出现，因此，栅极氧化物 爆裂的可能性便构成一个实际的可靠性担忧。普通的功率MOSFET不具有抵御ESD或施加到栅极的其它过多电压信号的保 护。二氧化硅(Si02)经常用作MOS装置中的栅极电介质。通常，Si02的爆裂电压可 高达每厘米10,000,000伏。现代MOS装置可具有400埃厚度的操作栅极氧化物。因 此，这一装置的实际爆裂电压仅为约40伏。ESD的主要原因中的一个原因是在产品 组装或维护期间与人体的接触。ESD条件的人体模型通常涉及与电容器串联的电 阻器。在人体模型(HBM)中，有效的人体电容通过与环境甚至最简单的互动而充电到 数千伏。必须在所述装置中将此电荷耗散。因此，在ESD事件期间，人体在功率装 置看来为高电压电池。由于ESD条件在许多工作环境中是常见的，因此许多商业MOS装置配备有自 备ESD保护系统。这些系统可是离散的或与主功能电路集成在一起。一种用于保护装置的栅极免遭高于氧化物击穿的电压的方法采用构造于多晶硅 栅极中且接着连接于栅极、源极及/或漏极端子之间的背对背二极管。此方法有效地 改善MOSFET栅极的ESD额定值且用于避免过电压损坏。然而，栅极-源极泄漏电流显著地增加，因为构造于多晶硅中的二极管比在单晶硅中具有大得多的泄漏电流。使 用此方法，最大栅极泄漏电流通常从100毫微安增加到IO微安。某些制造商己构造 出结合多晶硅二极管的其它组件，因此添加某些有限的控制功能，例如过电流保护。通常实施于CMOS IC上的典型ESD保护结构的实例是图la的电路。图中齐纳 二极管10.1及10.2保护N-mos功率晶体管20的栅极免遭极高电压。每一对齐纳二极 管经配置以指向相反方向，使得对于在跨越所述对的任一方向上流动的电流来说，必 定招致一个齐纳击穿电压(加上一个经正向偏压二极管的压降)。齐纳二极管的反向 击穿电压取决于所述二极管的特性，但通常比经正向偏压二极管(约为数伏或数十伏) 高得多(约为0.6到0.8伏)。对于极高电压，二极管对可传导直到输入电压达到足 够低的电压而致使所述对断开。齐纳二极管经制作以使得其反向击穿电压加上一个经 正向偏压二极管的压降小于功率晶体管20的爆裂电压。然而，使用多晶硅来制作适合于ESD保护电路的二极管具有以下缺点二极管 是泄漏二极管，且因此可产生大量的泄漏电流。其它二极管具有所建议的多个多晶硅 二极管堆栈，其中电流限制电阻器位于所述堆栈之间。参见(举例来说)第6,172,383 号美国专利。然而，此类建议仍具有不可接受的泄漏电流。此项技术所需要的是一种 对于正常操作条件具有有限或受控泄漏及对于非常条件具有ESD或高电压保护的保 护电路。
技术实现思路
本专利技术的主题是一种ESD保护电路，明确地说是用于MOSFET或具有源极、栅 极以及漏极端子的其它功率装置的ESD伢护电路。所述保护电路具有初级及次级分 支。所述两个分支彼此电并联且耦合于栅极输入线与所述源极端子之间。所述初级分 支具有小的串联缓冲电阻及至少一对背对背(阴极对阴极)齐纳二极管。所述背对背齐纳二极管设定所述初级分支的击穿电压。因此，总电压是跨越所述串联电阻的电压 降、所述第一齐纳二极管的反向击穿电压以及跨越所述第二齐纳二极管的正向电压降 的总和。初级击穿电压被设定为稍微高于装置的正常栅极到源极操作电压。举例来说， 如果所述装置在8伏下操作，则所述击穿电压将被设定为约11或12伏。本专利技术提供一种称为栅极镇流电阻器的第二电阻器，其安置于栅极电极与次级分 支之间。初级分支第一缓冲电阻器减少初级分支中的泄漏电流，但其在ESD事件期 间的存在致使电压在栅极上积累。栅极镇流电阻器防止所述电压积累且跨越因高ESD 而击穿的第二分支施加所述电压。初级分支具有用于两个用途的界定明确的串联电阻。首先，所述电阻在所述分支 中的二极管堆栈击穿时减少进入到初级分支中的电流。跨越初级分支的电压降将由于 初级分支中存在所述小电阻而与所施加的电压成比例地增加。所述电压将跨越次级分 支而出现。当次级分支接近击穿时，ESD电流将由所述两个分支共享。第二用途是减少泄漏电流。次级分支的击穿经偏移且大于初级分支的击穿电压。 如以上所提及，多晶硅二极管是泄漏二极管。当泄漏被测量为目标栅极额定值(例如 8伏)的80%时，相同电压跨越次级分支而出现。由于次级分支的击穿被设定为高于 初级分支的击穿电压，因此由次级分支产生的泄漏可为低于初级分支的泄漏的数量 级。在DC电压的情况中，泄漏值比得上单一二极管的泄漏。次级分支具有更高的击穿电压。在一个实施例中，次级分支包含两对或两对以上 背对背齐纳二极管。每一对背对背齐纳二极管具有个别的反向齐纳二极管击穿电压及 正向齐纳二极管电压降。第二分支的击穿电压是背对背对齐纳二极管的反向齐纳及正向齐纳电压降。在一典型实施例中，次级分支的击穿电压被设定为在15与20伏之间 或正常操作电压的二到三倍。第二分支将在所施加的栅极电压达到临界值之前将电流 从栅极传导出去并保护栅极氧化物免遭爆裂。在其它实施例中，次级分支包含串联镇 流电阻。附图说明参照附图来揭示本专利技术，其中图la为不具有串联镇流电阻器的单一二极管分支保护电路的示意图。图lb为具有串联镇流电阻器的单一二极管分支保护电路的示意图。图lc为显示图la及lb中所示电路在测试中性能的曲线图，其中曲线A及B分 别表示若干结果。图2a为本专利技术一个实施例的示意图。图2b为显示图2a中所示的电路的性能的曲线。图3为本专利技术的实施例的示意图4为具有多晶硅二极管的装置的截面图5为具有单一二极管分支的控制装置及体现本专利技术的装置中晶格温度随时间 的图形绘示；图6为具有单一二极管分支的控制装置及体现本专利技术的装置中栅极输入处的电压的图形绘示；图7为具有单一二极管分支的控制装置及体现本专利技术的装置中MOS接口处的电 压的图形绘示。图8显示图2a中所示的集成电路的平面图。本文所述的实例图解说明本专利技术的几个实施例但不应被视为以任何方式限定本 专利技术的范围。具体实施例方式图la显示不具有串联齐纳镇流电阻的背对背二极管堆栈是如何的，且图lb显示具有串联齐纳电阻11的相同二极管堆栈。在两个图中，所述齐纳二极管堆栈具有阴 极对阴极齐纳多晶硅二极管10.1及10.2，所述二极管在一个端处耦合到mosfet20的 漏极且在另一端处耦合到栅极输入线14。在图lb中，堆栈10经由串联齐纳镇流电 阻器11而连接到栅极输入线14。将电压V施加到输入端子15且在图lc中显示两次试验的结果。图中第一曲线A 显示在未使用串联齐纳镇流电阻ll时的结果且第二曲线B表本文档来自技高网...
【技术保护点】
一种输入保护电路，其用于离散功率半导体装置或集成到较大电路中的功率半导体装置，所述输入保护电路包括： 输入端子、参考端子及输出端子，其用于连接到受保护的功率半导体装置； 第一分支，其耦合于所述输入端子与所述参考端子之间，所述第一分支包括具有第一击穿电压的至少一对背对背齐纳二极管；及 一个或一个以上其它分支，其耦合于所述输出端子与所述参考端子之间，每一其它分支包括具有另一击穿电压的至少一对背对背齐纳二极管，其中所述其它击穿电压等于或大于所述第一击穿电压。
【技术特征摘要】
【国外来华专利技术】2006.9.29 US 60/848,2521、一种输入保护电路，其用于离散功率半导体装置或集成到较大电路中的功率半导体装置，所述输入保护电路包括输入端子、参考端子及输出端子，其用于连接到受保护的功率半导体装置；第一分支，其耦合于所述输入端子与所述参考端子之间，所述第一分支包括具有第一击穿电压的至少一对背对背齐纳二极管；及一个或一个以上其它分支，其耦合于所述输出端子与所述参考端子之间，每一其它分支包括具有另一击穿电压的至少一对背对背齐纳二极管，其中所述其它击穿电压等于或大于所述第一击穿电压。2、 如权利要求1所述的输入保护电路，其中所述受保护的功率半导体装置具有: 栅极；栅极信号线，其连接于所述输入端子与所述输出端子之间以用于将电压施加到 所述栅极；源极；及漏极。3、 如权利要求l所述的输入保护电路，其中所述分支中的一者包括两对背对背 齐纳二极管。4、 如权利要求l所述的输入保护电路，其中所述分支中的一者包括与所述至少 一对背对背齐纳二极管串联的镇流电阻器。5、 如权利要求3所述的输入保护电路，其进一步包括与所述栅极及所述第二分 支与所述栅极信号线的结串联的栅极镇流电阻器。6、 如权利要求l所述的输入保护电路，其中所述分支中的每一者包括与...
【专利技术属性】
技术研发人员：丹尼尔·S·卡拉夫特，哈姆扎·伊尔马兹，史蒂文·萨普，
申请(专利权)人：飞兆半导体公司，
类型：发明
国别省市：US
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。