扩频时钟产生装置制造方法及图纸

本发明专利技术提供一种扩频时钟产生装置。扩频控制部（２０）对ＰＬＬ（１０）进行控制，输出扩频时钟信号。环路带宽控制部（３０）在扩频控制部（２０）的操作过程中，控制ＰＬＬ（１０）中的相位比较器（１１）、环路滤波器（１２）、电压控制振荡器（１３）以及分频器（１４）中的至少一个，从而改变ＰＬＬ（１０）的环路带宽。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及一种产生扩频的时钟信号的装置。
技术介绍
一方面进行着半导体集成电路的高速化、高集成化，另一方面出现了产生电磁干 扰(EMI Electromagnetic Interference)的问题。因此，若要降低EMI，则增加由进行了 扩频之后的时钟信号进行操作的设备。通过对生成所希望频率的时钟信号的PLL(Phase Locked Loop 锁相环)实施用 于扩频的特殊的控制从而能够获得扩频时钟信号。以往，对PLL中的电压控制振荡器的输 入电压(使用电流控制振荡器时为输入电流)进行调制，并改变分频器的分频比，从而生成 扩频时钟信号(例如，参照专利文献1以及2)。另外，从电压控制振荡器所输出的相位或者 频率不同的多个时钟信号之中恰当地切换任意一种并进行输出(例如，参照专利文献3)。[专利文献1]特开2001_44826号公报[专利文献2]特开2000-209033号公报[专利文献3]特开2005-184488号公报若增大PLL的环路带宽，则从PLL输出的时钟信号的峰值电平下降。因而，对于降 低EMI优选尽量增大PLL的环路带宽。但是，若增大PLL的环路带宽，则从PLL输出本文档来自技高网...

【技术保护点】
一种扩频时钟产生装置，其特征在于，具有：ＰＬＬ；扩频控制部，其对所述ＰＬＬ进行控制，以输出扩频后的时钟信号；以及环路带宽控制部，在所述扩频控制部的操作过程中，改变所述ＰＬＬ的环路带宽。

【技术特征摘要】
【国外来华专利技术】JP 2007-11-2 2007-286019一种扩频时钟产生装置，其特征在于，具有PLL；扩频控制部，其对所述PLL进行控制，以输出扩频后的时钟信号；以及环路带宽控制部，在所述扩频控制部的操作过程中，改变所述PLL的环路带宽。2.根据权利要求1所述的扩频时钟产生装置，其特征在于， 所述PLL具有 电压控制振荡器，以与输入的电压相应的频率进行振荡； 分频器，其对所述电压控制振荡器的输出进行分频；相位比较器，其进行所述分频器的输出与基准时钟信号之间的相位比较；以及 环路滤波器，其对所述相位比较器的输出进行平滑化，输出用于控制所述电压控制振 荡器的电压，所述环路带宽控制部控制所述相位比较器、环路滤波器、电压控制振荡器以及分频器 中的至少一个，从而改变所述PLL的环路带宽。3.根据权利要求2所述的扩频时钟产生装置，其特征在于，所述PLL具有第2分频器，所述第2分频器对原时钟信号进行分频，从而生成所述基准 时钟信号，所述环路带宽控制部在控制所述分频器时，也控制所述第2分频器。4.根据权利要求1所述的扩频时钟产生装置，其特征在于，所述扩频控制部以及所述环路带宽控制部按照共同的控制信号进行操作。5.根据权利要求1所述的扩频时钟产生装置，其特征在于，具有探测部，所述探测部探测从所述PLL输出的时钟信号的峰值电平、抖动、噪声电 平、频率变化率、该时钟信号有无扩频调制、扩频的调制频率以及调制幅度中的至少一个， 所述环路带宽控制部根据所述探测部的探测结果，改变所述PLL的环路带宽。6.根据权利要求5所述的扩频时钟产生装置，其特征在于，所述环路带宽控制部，使所述PLL的环路带宽设定为规定值时的该环路带宽与所述探 测部的探测结果相对应，并记录在存储器中，从所述存储器读出与如下信息中的至少一个 的希望值相对应的所述PLL的环路带宽，改变所述PLL的环路带宽，使所述PLL的环路带 宽成为该读出的环路带宽，其中，所述信息包括从所述PLL输出的时钟信号的峰值电平、抖 动、噪声电平、频率变化率、该时钟信号有无扩频调制、扩频的调制频率以及调制幅度。7.根据权利要求5所述的扩频时钟产生装置，其特征在于，所述环路带宽控制部将对所述探测部的探测结果成为希望值时的控制对象的控制值 记录在存储器中，以从所述存储器读出的控制值改变所述PLL的环路带宽。8.根据权利要求2所述的扩频时钟产生装置，其特征在于，具有比较器，对由所述扩频控制部调制所述环路滤波器...

【专利技术属性】
技术研发人员：山本道代，江渕刚志，村田健治，
申请(专利权)人：松下电器产业株式会社，
类型：发明
国别省市：JP[日本]