扩频时钟产生装置制造方法及图纸

本发明专利技术提供一种扩频时钟产生装置。扩频控制部（２０）对ＰＬＬ（１０）进行控制，输出扩频时钟信号。环路带宽控制部（３０）在扩频控制部（２０）的操作过程中，控制ＰＬＬ（１０）中的相位比较器（１１）、环路滤波器（１２）、电压控制振荡器（１３）以及分频器（１４）中的至少一个，从而改变ＰＬＬ（１０）的环路带宽。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及一种产生扩频的时钟信号的装置。
技术介绍
一方面进行着半导体集成电路的高速化、高集成化，另一方面出现了产生电磁干 扰(EMI Electromagnetic Interference)的问题。因此，若要降低EMI，则增加由进行了 扩频之后的时钟信号进行操作的设备。通过对生成所希望频率的时钟信号的PLL(Phase Locked Loop 锁相环)实施用 于扩频的特殊的控制从而能够获得扩频时钟信号。以往，对PLL中的电压控制振荡器的输 入电压(使用电流控制振荡器时为输入电流)进行调制，并改变分频器的分频比，从而生成 扩频时钟信号(例如，参照专利文献1以及2)。另外，从电压控制振荡器所输出的相位或者 频率不同的多个时钟信号之中恰当地切换任意一种并进行输出(例如，参照专利文献3)。[专利文献1]特开2001_44826号公报[专利文献2]特开2000-209033号公报[专利文献3]特开2005-184488号公报若增大PLL的环路带宽，则从PLL输出的时钟信号的峰值电平下降。因而，对于降 低EMI优选尽量增大PLL的环路带宽。但是，若增大PLL的环路带宽，则从PLL输出的时钟 信号的抖动(jitter)以及噪声特性劣化，有时将引起设备的错误操作。特别在近年来的大 规模系统LSI中，由于混入基准信号或电源的噪声较大，因此为了减少其影响优选尽量减 小PLL的环路带宽。这样，难以同时满足EMI的降低与抖动以及噪声特性的提高的双方面。
技术实现思路
鉴于上述问题，本专利技术的课题是提高扩频的时钟信号的抖动以及噪声特性。为了解决上述问题，本专利技术采用的方法是具有PLL;扩频控制部，其对PLL进行 控制，以输出扩频后的时钟信号；以及环路带宽控制部，在扩频控制部的操作过程中，改变 PLL的环路带宽。根据该结构，能够改变输出扩频的时钟信号的PLL的环路带宽，能够提高 该扩频时钟信号的抖动以及噪声特征。具体而言，PLL具有电压控制振荡器，以与输入的电压相应的频率进行振荡；分 频器，其对电压控制振荡器的输出进行分频；相位比较器，其进行分频器的输出与基准时钟 信号之间的相位比较；以及环路滤波器，其对相位比较器的输出进行平滑化，输出用于控制 电压控制振荡器的电压。另外，环路带宽控制部控制相位比较器、环路滤波器、电压控制振 荡器以及分频器中的至少一个，从而改变PLL的环路带宽。PLL还可以具有第2分频器，该 第2分频器对原时钟信号进行分配，从而生成基准时钟信号。该情况下，环路带宽控制部控 制分频器时，也控制第2分频器。扩频控制部以及环路带宽控制部优选按照共同的控制信号进行操作。这样一来， 对PLL的扩频控制与环路带宽控制关联地进行操作，能够生成低抖动、低噪声、低峰值的扩频时钟信号。另外，优选上述扩频时钟产生装置还具有探测部，探测部探测从PLL输出的时钟 信号的峰值电平、抖动、噪声电平、频率变化率、该时钟信号有无扩频调制、扩频的调制频率 以及调制幅度中的至少一个。在此，环路带宽控制部根据探测部的探测结果，改变PLL的环 路带宽。根据该结构，基于PLL的输出特性能够生成低抖动、低噪声、低峰值的扩频的时钟信号。 进一步优选环路带宽控制部，使PLL的环路带宽设定为规定值时的该环路带宽与 探测部的探测结果相对应，并记录在存储器中，从存储器读出与如下信息中的至少一个的 希望值相对应的PLL的环路带宽，改变所述PLL的环路带宽，使所述PLL的环路带宽成为该 读出的环路带宽，其中，信息包括从PLL输出的时钟信号的峰值电平、抖动、噪声电平、频率 变化率、该时钟信号有无扩频调制、扩频的调制频率以及调制幅度。或者，环路带宽控制部 将对探测部的探测结果成为希望值时的控制对象的控制值记录在存储器中，以从存储器读 出的控制值改变PLL的环路带宽。根据这种结构，在扩频时钟产生装置的操作开始之后，省 略由探测部进行的探测操作，能够以更短时间将PLL的环路带宽设定为希望值。另外，优选上述扩频时钟产生装置还具有比较器，对由扩频控制部调制环路滤波 器的输出从而生成的电压控制振荡器的控制电压与基准电压进行比较；以及探测部，根据 比较器的比较结果，探测从PLL输出的时钟信号有无扩频调制、扩频的调制频率以及调制 幅度中的至少一个。在此，环路带宽控制部根据探测部的探测结果，改变PLL的环路带宽。 根据这种结构，从电压控制振荡器的控制电压掌握扩频的控制内容，基于该控制内容能够 生成低抖动、低噪声、低峰值的扩频的时钟信号。再有，优选上述扩频时钟产生装置还具有第2相位比较器，其对从PLL输出的时 钟信号以及从分频器输出的时钟信号中的任何一个与第2基准时钟信号进行相位比较；以 及探测部，根据第2相位比较器的比较结果，探测从PLL输出的时钟信号有无扩频调制、扩 频的调制频率以及调制幅度中的至少一个。在此，环路带宽控制部根据探测部的探测结果， 改变PLL的环路带宽。根据这种结构，从PLL或者分频器的输出把握扩频的控制内容，基于 该控制内容能够生成低抖动、低噪声、低峰值的扩频的时钟信号。具体而言，相位比较器根据从分频器输出的时钟信号与基准时钟信号之间的相位 比较结果，选择性地输出拉电流(Source Current)以及灌电流(sink current)中的任何 一个，或者选择性地输出拉电压以及灌电压中的任何一个，环路带宽控制部改变拉电流以 及灌电流的大小，或者改变拉电压以及灌电压的大小。再有，具体而言，环路滤波器具有电阻电路，其具有至少一个电阻元件；以及电 容电路，其连接于电阻电路，具有至少一个电容元件，环路带宽控制部改变电阻电路中的电 阻元件的连接状态以及电容电路中的电容元件的连接状态中的至少一种连接状态。再有，具体而言，电压控制振荡器具有VI转换电路，其生成与输入的电压相应大 小的电流；以及环状振荡器，以与生成的电流相应的频率进行振荡，环路带宽控制部改变 VI转换电路的电压电流转换增益。再有，具体而言，电压控制振荡器具有电感电路，其具有至少一个电感元件；以 及电容电路，其连接于电感电路，具有至少一个电容元件，环路带宽控制部改变电感电路中 的电感元件的连接状态以及电容电路中的电容元件的连接状态中的至少一种连接状态。再有，具体而言，分频器是可变分频器，环路带宽控制部改变分频器的分频比。再有，具体而言，分频器以及第2分频器都是可变分频器，环路带宽控制部以相同 比例改变分频器的分频比以及第2分频器的分频比。根据如上述的本专利技术，仅对现有的扩频时钟产生装置进行变动，便能够提高扩频 时钟信号的抖动以及噪声特性。附图说明 图1是第1实施方式中的扩频时钟产生装置的结构图。图2是相位比较器中的输出部分的电路结构图。图3是相位比较器中的输出部分的电路结构图。图4是环路滤波器的电路结构图。图5是电压控制振荡器的电路结构图。图6是电压控制振荡器的电路结构图。图7是合成了扩频控制以及环路带宽控制时的各种信号的波形图。图8是对应图7所示的各区间的输出时钟信号的频谱波形图。图9是第2实施方式中的扩频时钟产生装置的结构图。图10是用于说明频率变化率的图。图11是用于探测频率变化率的电路结构图。图12是图11的频率变化率探测电路的时序图。图13是基于时钟信号的峰值电平以及抖动的探测结构改变PLL的环路本文档来自技高网...

【技术保护点】
一种扩频时钟产生装置，其特征在于，具有：ＰＬＬ；扩频控制部，其对所述ＰＬＬ进行控制，以输出扩频后的时钟信号；以及环路带宽控制部，在所述扩频控制部的操作过程中，改变所述ＰＬＬ的环路带宽。

【技术特征摘要】
【国外来华专利技术】JP 2007-11-2 2007-286019一种扩频时钟产生装置，其特征在于，具有PLL；扩频控制部，其对所述PLL进行控制，以输出扩频后的时钟信号；以及环路带宽控制部，在所述扩频控制部的操作过程中，改变所述PLL的环路带宽。2.根据权利要求1所述的扩频时钟产生装置，其特征在于， 所述PLL具有 电压控制振荡器，以与输入的电压相应的频率进行振荡； 分频器，其对所述电压控制振荡器的输出进行分频；相位比较器，其进行所述分频器的输出与基准时钟信号之间的相位比较；以及 环路滤波器，其对所述相位比较器的输出进行平滑化，输出用于控制所述电压控制振 荡器的电压，所述环路带宽控制部控制所述相位比较器、环路滤波器、电压控制振荡器以及分频器 中的至少一个，从而改变所述PLL的环路带宽。3.根据权利要求2所述的扩频时钟产生装置，其特征在于，所述PLL具有第2分频器，所述第2分频器对原时钟信号进行分频，从而生成所述基准 时钟信号，所述环路带宽控制部在控制所述分频器时，也控制所述第2分频器。4.根据权利要求1所述的扩频时钟产生装置，其特征在于，所述扩频控制部以及所述环路带宽控制部按照共同的控制信号进行操作。5.根据权利要求1所述的扩频时钟产生装置，其特征在于，具有探测部，所述探测部探测从所述PLL输出的时钟信号的峰值电平、抖动、噪声电 平、频率变化率、该时钟信号有无扩频调制、扩频的调制频率以及调制幅度中的至少一个， 所述环路带宽控制部根据所述探测部的探测结果，改变所述PLL的环路带宽。6.根据权利要求5所述的扩频时钟产生装置，其特征在于，所述环路带宽控制部，使所述PLL的环路带宽设定为规定值时的该环路带宽与所述探 测部的探测结果相对应，并记录在存储器中，从所述存储器读出与如下信息中的至少一个 的希望值相对应的所述PLL的环路带宽，改变所述PLL的环路带宽，使所述PLL的环路带 宽成为该读出的环路带宽，其中，所述信息包括从所述PLL输出的时钟信号的峰值电平、抖 动、噪声电平、频率变化率、该时钟信号有无扩频调制、扩频的调制频率以及调制幅度。7.根据权利要求5所述的扩频时钟产生装置，其特征在于，所述环路带宽控制部将对所述探测部的探测结果成为希望值时的控制对象的控制值 记录在存储器中，以从所述存储器读出的控制值改变所述PLL的环路带宽。8.根据权利要求2所述的扩频时钟产生装置，其特征在于，具有比较器，对由所述扩频控制部调制所述环路滤波器...

【专利技术属性】
技术研发人员：山本道代，江渕刚志，村田健治，
申请(专利权)人：松下电器产业株式会社，
类型：发明
国别省市：JP[日本]