用于数据、地址和控制操作的增强型单节点协议制造技术

一种充当主控装置的集成电路数字装置使用用于数据、地址和控制操作的增强型单节点协议与充当从属装置的至少一个外围装置通信。所述外围装置可选自任何数目的不同功能。所述外围装置可封装在低引脚数集成电路封装中。所述外围装置集成电路封装至少可具有接地端子ＶＳＳ、电源端子ＶＤＤ或ＶＣＣ，和双向串行时钟，以及数据和控制输入－输出（ＳＣＩＯ）端子。来自所述主控装置和从属装置两者的确认序列确保其之间的稳健通信。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术大体上涉及例如处理器、存储器、外围装置、传感器等半导体装置之间的通 信，且更明确地说，涉及使用用于数据、地址和控制操作的增强型单节点协议的半导体装置。
技术介绍
例如数字处理器等集成电路数字装置(例如(但不限于)，微处理器、微控制器、 数字信号处理器(DSP)、可编程逻辑阵列(PLA)、专用集成电路(ASIC)等)出于成本和空间 两项考虑因素正变得更小且具有更少的外部输入-输出(I/O)信号连接(例如，引脚或引 线)。通常，集成电路装置可在具有多个外部连接的集成电路封装中。这些外部连接中的至 少两者必须分别用于电源和接地，例如Vdd和Vss。其余少数外部连接留下用于I/O信号。 举例来说，串行外围接口(SPI)总线需要四个外部信号连接，通用串行总线(USB)需要两个 外部信号连接且还可需要两个外部电源连接，内置集成电路(Inter-Integrated Circuit, I2C)需要两个外部信号连接，且控制器区域网(CAN)可使用两线双绞线总线。集成电路装置可从例如外部存储器、高速接口、传感器、外围装置等额外装置功能 受益。存储器可以是(例如，但不限于)一次性可编程器件(one time programmable,OTP), 电可编程只读存储器(EPROM)、电可擦除且可编程只读存储器(EEPROM)、快闪存储器、静态 随机存取存储器(SRAM)、动态随机存取存储器(DRAM)等。高速接口可以是(例如，但不限 于)以太网、通用串行总线(USB)、火线等。传感器可用于测量(例如，但不限于)压力、温 度、湿度、电压、电流、频率、时间、辐射、PH等。外围装置可用于俘获(例如，但不限于)视 频、音频、雷达、红外线、超声波信息等。针对这些装置的集成电路封装大小从成本和印刷电 路板空间两项要求来看正变得更加关键。
技术实现思路
因此，需要一种用于在集成电路装置与额外外部装置功能之间进行通信的稳健的 数据、地址和控制协议，其中此协议需要每一连接的封装之间最小数目的信号I/O连接。根 据本专利技术的教示，可使用单节点信号连接将集成电路装置与任何额外装置功能电耦合在一 起，使得可有效利用稳健的数据、地址和控制协议。举例来说，额外外部装置(下文中称为“外围装置”)可以最少数目的连接耦合 到集成电路装置，例如，可能需要用于数据、地址和控制的单节点总线加上电源和接地(例 如，分别为Vdd (或Vcc)和Vss)来用于集成电路装置和外围装置的操作，因此集成电路封装 (例如，SOT 23-3、SC70-3等)的最少三个外部连接(引脚、表面安装引线等)可用于封装 集成电路装置和/或外围装置。当实施多个外围装置时的外围装置地址选择可利用低引脚 数集成电路封装(例如，SOT 23-5、SOT 23-6、MS0P-8、S0IC-8等)上明确界定的装置类型 寻址和/或额外地址选择连接，和/或通过经由单节点数据、地址和控制总线针对外围装置 的每一者编程外围装置地址。根据如本专利技术中所描述的一特定实例实施例，一种用于数字装置之间的数据、地 址和控制操作的增强型单节点协议可包括以下步骤提供具有双向串行时钟以及数据和控 制输入-输出(SCIO)端子的主控装置；提供具有双向SCIO端子的至少一个从属装置，其 中所述主控装置SCIO端子和所述至少一个从属装置SCIO端子耦合在一起；从主控装置 SCIO端子产生备用脉冲；从主控装置SCIO端子产生开始标头；从主控装置SCIO端子产生 主控装置确认；从主控装置SCIO端子产生装置地址；从主控装置SCIO端子产生主控装置 确认；从从属装置SCIO端子产生从属装置确认；从主控装置SCIO端子产生命令；从主控 装置SCIO端子产生主控装置确认；从从属装置SCIO端子产生从属装置确认；当将信息发 送到从属装置SCIO端子时从主控装置SCIO端子产生信息字节；当将信息发送到主控装置 SCIO端子时从从属装置SCIO端子产生信息字节；从主控装置SCIO端子产生终止主控装置 确认；以及从从属装置SCIO端子产生从属装置确认。根据如本专利技术中描述的另一特定实例实施例，一种用于数字装置之间的数据、地 址和控制操作的增强型单节点协议，所述协议包括以下步骤(a)提供具有双向串行时钟 以及数据和控制输入-输出(SCIO)端子的主控装置；(b)提供具有双向SCIO端子的至少 一个从属装置，其中所述主控装置SCIO端子和所述至少一个从属装置SCIO端子耦合在一 起；(C)从主控装置SCIO端子产生备用脉冲；(d)从主控装置SCIO端子产生开始标头；(e) 从主控装置SCIO端子产生主控装置确认；(f)从主控装置SCIO端子产生多个装置地址中 的一者；(g)从主控装置SCIO端子产生主控装置确认；(h)确定是否针对多个装置地址中 的所述一者产生从属装置确认，其中如果产生了从属装置确认，那么将多个装置地址中的 所述一者存储在从属装置表中；以及(i)重复步骤(C)至(h)直到已产生多个装置地址中 的每一者为止。附图说明可通过参看结合附图进行的以下描述来获得对本专利技术的更完整理解，附图中图1说明根据本专利技术的一特定实例实施例以单节点数据、地址和控制总线耦合到 外围装置的集成电路数字装置的示意框图；图2说明根据本专利技术的一特定实例实施例的实例低引脚数集成电路封装的示意 平面图；图3说明根据本专利技术的一特定实例实施例的用于数据、地址和控制操作的增强型 单节点协议的命令结构的示意图；图4说明图1的单节点数据、地址和控制总线上的串行数字信号的曼彻斯特编码的示意时序图；图5说明图3所示的增强型单节点协议的备用脉冲的示意时序图；图6说明图3所示的增强型单节点协议的开始标头的示意时序图；图7说明图3所示的增强型单节点协议的8位装置寻址结构的示意图；图8说明图3所示的增强型单节点协议的12位装置寻址结构的示意图；图9说明用于图3所示的增强型单节点协议的主控装置和从属装置确认序列的示 意时序图；图10说明用于图3所示的增强型单节点协议的暂停脉冲、主控装置确认和从属装置确认的示意时序图；图11说明用于图3所示的增强型单节点协议的多字节读取序列的示意图；以及图12说明用于图3所示的增强型单节点协议的多字节写入序列的示意图。虽然本专利技术容许各种修改和替代形式，但已在图式中展示且本文中详细描述本发 明的特定实例实施例。然而，应了解，本文中对特定实例实施例的描述不希望将本专利技术限于 本文揭示的特定形式，而是相反，本专利技术将涵盖如所附权利要求书界定的所有修改和等效 物。具体实施例方式现参看图式，示意性地说明特定实例实施例的细节。图式中的相同元件将由相同 数字表示，且类似元件将由带有不同小写字母下标的相同数字表示。现参看图1，描绘根据本专利技术的一特定实例实施例以单节点数据、地址和控制总线 耦合到外围装置的数字装置的示意框图。数字装置102可通过适于串行时钟的单节点数 据、地址和控制总线106以及数据和控制输入-输出(下文中称为“SCI0”)耦合到一个或 一个以上外围装置104。数字装置102可以是数字处理器，例如微处理器、微控制器、数字信 号处理器(DSP)、可编程逻辑阵列(PLA)、专用集成电路(ASIC)等。外围装置104可以是串行非易失性存储器，例如一次性可编程(OTP本文档来自技高网...

【技术保护点】
一种用于数字装置之间的数据、地址和控制操作的增强型单节点协议，所述协议包括以下步骤：提供具有双向串行时钟以及数据和控制输入－输出（ＳＣＩＯ）端子的主控装置；提供具有双向ＳＣＩＯ端子的至少一个从属装置，其中所述主控装置ＳＣＩＯ端子和所述至少一个从属装置ＳＣＩＯ端子耦合在一起；从所述主控装置ＳＣＩＯ端子产生备用脉冲；从所述主控装置ＳＣＩＯ端子产生开始标头；从所述主控装置ＳＣＩＯ端子产生主控装置确认；从所述主控装置ＳＣＩＯ端子产生装置地址；从主控装置ＳＣＩＯ端子产生所述主控装置确认；从所述从属装置ＳＣＩＯ端子产生从属装置确认；从所述主控装置ＳＣＩＯ端子产生命令；从所述主控装置ＳＣＩＯ端子产生所述主控装置确认；从所述从属装置ＳＣＩＯ端子产生所述从属装置确认；当将信息发送到所述从属装置ＳＣＩＯ端子时从所述主控装置ＳＣＩＯ端子产生信息字节；当将信息发送到所述主控装置ＳＣＩＯ端子时从所述从属装置ＳＣＩＯ端子产生信息字节；从所述主控装置ＳＣＩＯ端子产生终止主控装置确认；以及从所述从属装置ＳＣＩＯ端子产生所述从属装置确认。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：克里斯托弗A帕里斯，罗伯特S格林，戴维L威尔基，马丁R鲍曼，亚历克斯马丁内斯，马丁S克瓦斯尼奇卡，
申请(专利权)人：密克罗奇普技术公司，
类型：发明
国别省市：US[美国]