为了改善制法边界的双曝光半导体制法制造技术

技术编号:5378216 阅读:181 留言:0更新日期:2012-04-11 18:40
本发明专利技术提供一种为了改善小特征图案尺寸处的制法边界的双曝光半导体制法。在一第一处理序列期间,会形成用以定义一多晶硅互连结构的非关键维度的特征图案,而该多晶硅层的其它部分则保持不被处理。在一第二处理序列期间,会形成用以定义该多晶硅互连结构的关键维度的特征图案,而不需要执行一光阻调整程序。据此,仅会执行一道刻蚀制法,其会提供较高分辨率的处理,用以创造在该第二处理序列期间所需要的关键维度。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术大体上关于先进的半导体处理,且更明确地说,是关于一种为了改善制法边界的微影曝光制法。
技术介绍
半导体集成电路的发展已经促成更高的整合程度。据此,半导体制法的发展正不断地将半导体组件的对应几何维度驱使至越来越小的数值。例如,10微米(ym)的栅极长度在1970年代相当普遍,但是,持续发展的半导体制法则已经将栅极长度縮减至100纳米(nm)以下。 持续努力地达成更高的整合程度还会导致縮减相邻半导体特征图案之间的分离距离。例如,用于制造65nm和45nm栅极长度的纳米制法会需要用到例如120nm的组件间隔,用以在指定的制法边界内达到合理的产量。 为在一半导体基板上定义该等纳米特征图案以及相关联的组件间隔,必须先将用以定义此等特征图案的几何图案叠置在该半导体基板之上。其通常会需要用到数层的几何图案,因而让每一个图案会在半导体基板开发期间被叠置在每一个先前图案之上。用以在该半导体基板上定义该等各层的几何图案则由被称为微影术(microlithogr即hy)的制法来定义。 —般来说,微影制法由多个步骤组成,通过先显影一原始材料的各层。例如,该原始材料最初可能由一硅或锗基板所组成,其本文档来自技高网...

【技术保护点】
一种用于在一原始材料内形成几何图案的方法,其包括:将该原始材料的一光阻层的一第一部分曝光在一第一几何图案中;显影该光阻层,用以在该原始材料内产生该第一几何图案;调整该光阻层,用以缩小该第一几何图案;将该光阻层的一第二部分曝光在一第二几何图案中;显影该光阻层,用以在该原始材料内产生该第二几何图案;刻蚀该原始材料,用以将该等第一几何图案和第二几何图案转印至该原始材料的一多晶硅层;以及其中,该第二几何图案的产生方式于将该光阻层的该第二部分曝光在该第二几何图案中之后并不需要调整该光阻层。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员:何敬清强纳森
申请(专利权)人:吉林克斯公司
类型:发明
国别省市:US[美国]

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1
相关领域技术
  • 暂无相关专利