对于适于接受Ｎ位数字输入码的ＤＡＣ的多个子分段确定ＩＮＬ值，并且确定和存储可以用来减小ＩＮＬ值的范围（从而提高ＤＡＣ的线性）的第一组校正码。此外，对确定了ＩＮＬ值的多个子分段确定ＤＮＬ值，并且确定和存储可以用于保证所有的ＤＮＬ值＞－１的（从而保证ＤＡＣ是单调的）第二组校正码。这可以包括使用分辨率的一个或多个附加位使（ＤＡＣ可以接受的）２＾Ｎ个可能的数字输入码中的至少某一些重新映射成２＾Ｎ个以上的可能数字输出码，以确保所有的ＤＮＬ值＞－１。此后当执行数模转换时使用如此存储的第一和第二组。
【技术实现步骤摘要】
本专利技术的实施例一般涉及数模转换器(DAC)、包括DAC的设备、以及与DAC —起使 用以提供积分非线性(INL)校正和微分非线性(DNL)校正的方法。
技术介绍
如果当至数模转换器(DAC)的数字输入码的值增加时模拟输出始终增加，并且当 至数模转换器(DAC)的数字输入码的值减小时模拟输出始终减小，那么数模转换器是单调 的。换言之，对于输入码的每次增加，单调的DAC都具有在相同方向上改变的输出。在DAC 中，单调性质量是重要的，特别是在控制回路中使用DAC时。这是因为当在控制回路中使用 非单调DAC时，该回路会卡住(例如，在局部最小处)，这会导致DAC始终在多个输入码之间 触发。两个重要的DAC参数包括积分非线性(INL)和微分非线性(DNL)，它们定义如下。对于DAC而言，INL(通常称为“相对正确度”)是实际DAC传递函数与直线的偏 差。在对偏移和增益误差取零之后，取决于实现直线可以是理想线、最佳拟合直线或在传递 函数端点之间画出的线。对于DAC而言，微分非线性(DNL)是连续DAC码的理想输出响应和测量输出响应 之间的差。理想的DAC响应具有确实分隔开一个码(例如，1个LSB (—个最低有效位))的 模拟输出值，在该情况下DNL = 0。为了确保DAC是单调的，DAC必须具有小于1个最低有 效位的负DNL。另一种说法，如果DNL始终大于-1，则保证DAC是单调的。 用于提高DAC的线性的一种众所周知的技术是通过表征DAC对给定输入码确定最接近的输出电压，并且在查找表(LUT)中存储校正码。这个技术基本上取N位DAC，并且重 新映射输入码以得到线性提高了的经截尾的N位DAC。该类型技术的一个挑战是对于通常 情况下N的任何现实值LUT都是极大的。此外，INL最优化会导致小于-1. 0的DNL值，从 而产生非单调的DAC，如上所述这在控制回路的使用中是不合需要的。
技术实现思路
在离线测试DAC以提高DAC的线性并确保DAC单调的期间，执行本专利技术的某些方 法。根据一个实施例，这种方法可包括确定适于接受N位数字输入码(例如，N= 16)的 DAC的多个子分段的INL值，确定可以用于减小到一范围的INL值(从而提高DAC的线性) 的第一组校正码，并且将该第一组校正码存储在与DAC相关联的非易失性存储器中，以使 第一组校正码可在数模转换期间访问。此外，该方法可以包括确定用于确定INL值的多个 子分段的DNL值，确定可以用于确保DNL的所有值都>-1的第二组校正码(从而确保DAC 是单调的)，并且将第二组校正码存储在与DAC相关联的非易失性存储器中，以使第二组校 正码可在数模转换期间访问。这可包括使用分辨率的M个附加位⑶是》1的整数)来将 2~N个可能的数字输入码中的至少一些(DAC可接受的)重新映射为2~N个以上可能的数字 输出码，以确保DNL的所有值都> -1。假定使用第一组校正码执行DNL校正，可以通过测量 或计算DNL值来确定DNL值。当将N位数字输入码转换成模拟信号时，DAC可使用本专利技术的某些方法。根据一 个实施例，这种方法可包括在DAC的输入处接受N位数字输入码，基于N位数字输入码的 最高有效位(MSB)的预定位数X(例如，X = 4)从第一组校正码中选择第一校正码，并且基 于N位数字输入码从第二组校正码中选择第二校正码。该方法还可以包括基于所接受的N 位数字输入码、所选择的第一校正码以及所选择的第二校正码产生N+M位数字输出码(M是 ^ 1的整数)。此外，该方法还可以包括将N+M位数字输出码转换成模拟输出信号，其中模 拟输出信号或其经缓冲形式是DAC的模拟输出。在一具体实施例中，可通过将所选择的第 一校正码与所接受的N位数字输入码相加产生N+M位数字输出码以产生N位经INL校正代 码(INLCC)。例如，通过将作为最低有效位的M个0位与N位INLCC级联，将该N位INLCC 位扩展以产生N+M位INLCC的位，。然后作出N+M位INLCC是否需要DNL校正的判定。这 可通过对需要DNL校正的N+M位INLCC的范围进行计算，并且判定N+M位INLCC是否在该 范围中来完成。如果N+M位INLCC需要DNL校正，则基于标定形式的第二校正码来修改N+M 位INLCC，从而产生N+M位数字输出码。如果N+M位INLCC不需要DNL校正，则使N+M位数 字输出码等于N+M位INLCC。在这些实施例中，分辨率的M个附加位⑶是》1的整数)是/用于将至少某些 2~N个可能的数字输入码(DAC可以接受的)重新映射为2~N个以上可能的数字输出码，以 确保所有DNL的值都> -1。根据具体实施例，在与DAC相关联的非易失性存储器中存储第 一组校正码作为INL校正查找表(LUT)，且在与DAC相关联的非易失性存储器中存储第二组 校正码作为DNL校正查找表(LUT)。在这些实施例中，可以基于N位数字输入码的最高有效 位(MSB)的预定位数从INL校正查找表中选择第一校正码，并且可以基于N位数字输入码 的相同最高有效位(MSB)从DNL校正查找表中选择第二校正码。本专利技术的实施例还涉及一些设备，诸如DAC或包括DAC的设备。根据一个实施例，设备包括代码校正器和原始N+M位DAC。代码校正器适于接受N位数字输入码并基于N位 数字输入码输出N+M位数字输出码。N+M位DAC适于接受代码校正器输出的N+M位数字码， 并且基于所接受的N+M位数字码输出模拟信号。根据一个实施例，代码校正器包括适于存 储用于减小到一范围的INL值的第一组校正码的第一查找表，以及适于存储用于确保所有 的DNL的值都> -1的第二组校正码的第二查找表。代码校正器适于基于N位数字输入码 的最高有效位的预定位数从第一查找表选择第一校正码，并且基于N位数字输入码的最高 有效位的预定位数从第二查找表选择第二校正码。代码校正器基于所接受的N位数字输入 码、从第一查找表选择的第一校正码以及从第二查找表选择的第二校正码而产生N+M位数 字输出码。例如，代码校正器可以使从第一查找表选择的第一校正码与接受到的N位数字 输入码相加以产生N位经INL校正代码(INLCC)。N位INLCC可被位扩展成N+M位，并且代 码校正器可以判定N+M位INLCC是否需要DNL校正。如果N+M位INLCC需要DNL校正，则 代码校正可以基于从第二查找表选择的第二校正码的定标形式来修改N+M位INLCC。如果 N+M位INLCC不需要DNL校正，则代码校正可以具有等于N+M位INLCC的N+M位数字输出 码。在一个实施例中，代码校正器包括和/或访问适于存储第一查找表和第二查找表的非 易失性存储器。从下面阐明的详细说明、附图和权利要求书，再有的和另外的实施例和本专利技术实 施例的特征、方面以及优点会变得更显而易见。附图简述附图说明图1示出示例性分段的DAC。图2是根据本专利技术一实施例的示出N位DAC 200的高级示图。图3A示出根据本专利技术一实施例的图2的代码校正器的细节，其中A是N位数字输 入码；B是N位INL经校正的代码(INLCC) ；C是N+M位INLCC ( S卩，位扩展的INLCC) ；D是 N+M位代码，其X个最高有效位等于通过其ILSB递增的C的最高本文档来自技高网...
【技术保护点】
一种与数模转换器（ＤＡＣ）一起使用的方法，所述方法包括：（ａ）确定适用于接受Ｎ位数字输入码的ＤＡＣ的多个子分段的积分非线性（ＩＮＬ）值；（ｂ）确定可用于减小到一范围的ＩＮＬ值从而提高ＤＡＣ的线性的第一组校正码；（ｃ）将第一组校正码存储在与ＤＡＣ相关联的非易失性存储器中，以使第一组校正码可在数码转换期间访问；（ｄ）对在步骤（ａ）确定了ＩＮＬ值的多个子分段，确定微分非线性（ＤＮＬ）值；（ｅ）确定可用来确保所有的ＤＮＬ值＞－１从而确保ＤＡＣ单调的第二组校正码；以及（ｆ）将第二组校正码存储在与ＤＡＣ相关联的非易失性存储器中，以使第二组校正码可在数码转换期间访问。
【技术特征摘要】
...
【专利技术属性】
技术研发人员：I阿希，
申请(专利权)人：英特赛尔美国股份有限公司，
类型：发明
国别省市：US[美国]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。