自我校准的阶梯电路及其方法技术

本发明专利技术披露了一种自我校准的阶梯电路及其方法，该电路的装置包含：一逻辑单元，用来接收一第一逻辑信号、一第二逻辑信号以及Ｎ个控制位，并用来输出Ｎ个替代控制位以及一附加控制位，Ｎ是一大于１的整数；一核心电路，用来接收该Ｎ个替代控制位、附加控制位以及一调整值，并用来输出一输出信号，该核心电路包含（Ｎ－１）个串联元件、Ｎ个并联元件、以及一终端元件；以及一校准电路，用来接收上述第一逻辑信号、第二逻辑信号以及该输出信号，并用来输出上述调整值。当该第一逻辑信号为０时，此装置运作在正常模式，且该输出信号依据该Ｎ个控制位来产生；而当该第一逻辑信号为１时，该装置运作在校准模式，此时该输出信号依据该第二逻辑信号来产生。

【技术实现步骤摘要】

本专利技术涉及一种节电阻式阶梯电路，尤其涉及一种可校准的节电阻式阶梯电路的方法与装置。
技术介绍
阶梯电路(LADDER CIRCUIT)广泛运用于数字至模拟转换器(DAC)。例如R_2R ladder是一种常被运用的节电阻式阶梯电路。如图1所示，一先前技术的N位节电阻式 阶梯电路100包含(N-I)个串联电阻器121 123，具有一额定电阻值R ;N个并联电阻器 111 114，具有一额定电阻值2R(亦即电阻值为R的两倍)，分别转换(shunt)出N个控 制位D[N-1] D；以及一终端电阻器130，具有一额定电阻2R，且最终连接至地。对每 一该控制位而言，当其位值为1时，相对应的电压电平即设为一参考电压Vkef ；当其位值为0 时，相对应的电压电平即设为0(亦即接地)。输出电压Vot为Vout = (D [N-l] X 2n_1+D [N_2] X 2n-2+... +D X 2°) X VEEF/2N ；或Vout = (D[N-1] X2n_1+D[N-2] X2n_2+—+D X2°) XVlsb,该输出电压Vot线性正比于由控制码D [N-l 0]所表示的数值，其中= VKEF/2N。 实际上，一制造过程无法保证所生产的电阻器具有一完全正确的电阻值，因此不尽正确的 电阻值势必会对该输出电压Vot造成一误差。关于DAC的正确性，有一值得关注的特定规 范为微分非线性度(differential non-linearity ;DNL)。理论上，DAC的总输出电压对 应于由该控制码D[N-1:0]所表示的一增量变化，而会具有以为基准的一增量变化(an incremental change of^J。所谓的微分非线性度DNL即是指实际与理想的输出电压增 量变化之间的差异。最糟的微分非线性度DNL通常发生在以下情形当该控制码从“除了 最大有效位(most-significant bit ；MSB)以外的所有控制码位均为1”变成“除了最大有 效位以外的所有控制码位均为0”，对应于该控制码的改变所产生的一增量变化。鉴于上述，本
需要一种能够校准上述DAC误差的方法。
技术实现思路
本专利技术的一实施例披露了一种装置，该装置包含一逻辑单元，用来接收一第一 逻辑信号、一第二逻辑信号以及N个控制位，并用来输出N个替代控制位(alternative control bits)以及一附加位，上述N是一大于1的整数；一核心电路，用来接收该N个替 代控制位、该附加控制位以及一调整值，并用来输出一输出信号，该核心电路包含(N-I)个 串联元件、N个并联元件(其连接关系分别由上述N个替代控制位所控制)、以及一终端元 件(其连接关系由上述附加控制位所控制)；以及一校准电路，用来接收上述第一逻辑信 号、第二逻辑信号以及该输出信号，并用来输出上述调整值。当该第一逻辑信号为0时，此 装置运作在一正常模式，且该输出信号依据该N个控制位而产生(follows the N control bits)；而当该第一逻辑信号为1时，该装置运作在一校准模式，此时该输出信号依据该第二逻辑信号而产生(follows the second logical signal) 0当该装置运作在上述校准模 式时，上述调整值会以一闭回路的方式来进行调整，使得该输出信号无论该第二逻辑信号 的值如何改变，实质上均相同。当然，也可以是开回路的方式进行调整，当调整至低于一可 接受范围内(临界值)内即暂停调整。本专利技术的另一实施例披露了一种方法，该方法用来校准一阶梯电路(ladder circuit)，该阶梯电路包含N个并联元件、(N-I)个串联元件以及一终端元件，其中N是一 大于1的整数。此方法包含下列步骤(a)从该N个并联元件中选择一目标并联元件，以进行校准；(b)从该N个并联元件中，分辨出一次群组，该次群组所包含的并联元件的重要性 (significance) A^l^U^rWijti^ ；(c)在使能(activate)该目标并联元件以及禁能(de-activate)该终端元件与其 余并联元件的状态下，通过取样该阶梯电路的输出电压，得到一第一取样信号；(d)在使能该终端元件与该次群组中的每一该并联元件以及禁能其余并联元件的 状态下，通过取样该阶梯电路的输出电压，得到一第二取样信号；(e)将该第一取样信号的值减去该第二取样信号的值，以产生一误差项；以及(f)依据该误差项，调整该目标并联元件的一阻抗。在本专利技术的又一实施例中，前述步骤(b)至(f)会重复执行多次。而在再一实施 例中，前述步骤(a)至(f)会重复执行，但每次重复执行时，会在步骤(a)中选择一不同 的目标并联兀件。(Ina yet further embodiment，steps (a) to (f) are repeated but in step (a)adifferent subject shunt element is selected.)附图说明图1示出一已知的节电阻式阶梯电路的电路图。图2A示出一自我校正的节电阻式阶梯电路。图2B示出另一节电阻式阶梯电路。图3示出一调制器。主要元件符号说明100N位节电阻式阶梯电路111 ‘~ 114并联电阻器121 --123串联电阻器130终端电阻器200四位节电阻式阶梯电路210校准电路212取样及保持电路214调制器216积分器218模拟至数字转换器220核心电路230逻辑电路220B节电阻式电路231 --235多路复用器240运算放大器250虚拟接地点300调制器实施例310 --380开关390反相器具体实施例方式本专利技术涉及一种阶梯电路，尤其涉及一种可校准的阶梯电路的方法与装置。虽然 本说明书提供了实施本专利技术的优选实施例(例如是R-2R ladder阶梯电路)，然而这些 实施例并非用以限制本专利技术的实施，本
具有通常知识者可依据本说明书的披露内 容，对本专利技术施以这些实施例以外的均等变化实施。另外，涉及先前技术的内容将不予详 述，以专注于对本专利技术的技术特征的说明。本专利技术可应用于任何种类的阶梯电路(例如R_2R Iaddercircuit、或是其它形 式的节电阻式阶梯电路)。举例而言，图2示出了一四位节电阻式阶梯电路200，用以说明 本专利技术如何进行实作，然而此仅为举例，并非对本专利技术的限制。又如本说明书的先前技术 中所述，对一四位数字至模拟转换电路(digital-to-analog converter ；DAC)而言，最糟 的微分非线性度(differential non-linearity ；DNL)会发生在当DAC控制码的增量从编 码7(D[3:0] = 0111，亦即除了最大有效位(most-significant bit ；MSB)以外的所有控制 码位均为1)变成编码8(D[3:0] = 1000，亦即除了最大有效位以外的所有控制码位均为0) 时。因此，本专利技术寻求校准对应MSB的一并联电阻器，藉此使输出电平(output level)的增 量变化从编码7变成编码8时，仍能尽可能地近似于理想值(亦即\SB)。本专利技术用来校准对 应MSB的电路(MSB cell)的方法说明如下。首先，将一控制码设为编码7 (apply code 7本文档来自技高网...

【技术保护点】
一种校准装置，包含：一逻辑单元，接收一第一逻辑信号、一第二逻辑信号以及Ｎ个控制位，并用来输出Ｎ个替代控制位以及一附加控制位，其中所述Ｎ是一大于１的整数；一阶梯电路，接收所述Ｎ个替代控制位、所述附加控制位以及一调整值，并用来输出一输出信号；以及一校准电路，接收所述第一逻辑信号、所述第二逻辑信号以及所述输出信号，并输出所述调整值。

【技术特征摘要】
US 2009-10-16 61/252,5671.一种校准装置，包含一逻辑单元，接收一第一逻辑信号、一第二逻辑信号以及N个控制位，并用来输出N个 替代控制位以及一附加控制位，其中所述N是一大于1的整数；一阶梯电路，接收所述N个替代控制位、所述附加控制位以及一调整值，并用来输出一 输出信号；以及一校准电路，接收所述第一逻辑信号、所述第二逻辑信号以及所述输出信号，并输出所 述调整值。2.根据权利要求1所述的校准装置，所述阶梯电路包含N-I个串联元件；N个并联元件，其连接关系分别由所述N个替代控制位所控制；以及一个终端元件，其连接关系由所述附加控制位所控制。3.根据权利要求2所述的校准装置，其中，每一所述串联元件对应一额定阻抗，每一所 述并联元件对应二倍的所述额定阻抗，所述终端元件也对应二倍的所述额定阻抗。4.根据权利要求2所述校准装置，其中，所述N个并联元件包含一高重要性并联元件， 其连接关系由一高位替代控制位所控制，所述N个并联元件还包含N-I个低位并联元件，其 连接关系分别由N-I个低位替代控制位所控制，且所述高位并联元件可依据所述调整值进 行调整。5.根据权利要求4所述的校准装置，其中，所述N个替代控制位与所述N个控制位具有 相同的逻辑值，且当所述第一逻辑信号为0时，所述附加控制位为0。6.根据权利要求5所述的校准装置，其中，所述高位替代控制位是所述第二逻辑信号 的一逻辑反相值，而当所述第一逻辑信号为1时，所述N-I个低位控制位与所述附加控制位 均具有与所述第二逻辑信号相同的逻辑值。7.根据权利要求1所述的校准装置，当所述第一逻辑信号为1时，无论所述第二逻辑信 号的值为何，所述输出信号名义上均具有相同值。8.根据权利要求7所述的校准装置，其中，所述调整值由所述校准电路来进行调整，因 此当所述第一逻辑信号为1时，无论所述第二逻辑信号的值为何，所述输出信号实质上具 有相同值。9.根据权利要求1所述的校准装置，其中，所述校准电路包含一取样电路，取样所述输出信号，以产生一取样信号；一调制电路，依据所述第二逻辑信号来调制所述取样信号，藉以产生一误差信号；一积分器，积分所述误差信号以产生一调整信号；以及一模拟至数字转换器，将所述调整信号转换为所述调整值。10.根据权利要求9所述的校准装置，其中，所述校准电路在所述第一逻辑信号为1时 被使能，当所述第一逻辑信号为0时，所述调整值固定不变。11.一种校准一阶梯电路的方法，所述阶梯电路包含N个并联元件、N-I个串联元件以 及一个终端元件，其中所述N为一大于1的整数，所述方法包含下列步骤(a)从所述N个并联元件中选择一目标并联元件以进行校...

【专利技术属性】
技术研发人员：林嘉亮，
申请(专利权)人：瑞昱半导体股份有限公司，
类型：发明
国别省市：71[中国|台湾]